仅对英特尔可见 — GUID： eis1415241564570
Ixiasoft
1.5.1.3. 双向配置
输入和输出寄存器相互独立，使得双向DDR I/O路径能够完全在Stratix、Stratix GX和APEX II器件的I/O单元中实现。双向配置包括一个输入路径、一个输出路径和两个输出使能寄存器。
双向路径包括两个数据流路路径：
- 输入路径有效(Input path active)
- 输出路径有效(Output path active)
输入路径有效时，输出使能禁用三态缓冲器，从而防止数据在输出路径上被发送。禁用三态缓冲器防止I/O管脚的冲突。输入路径的行为与输入配置相同，如第3–1页图3–1所示。输出路径有效时，输出使能寄存器AOE控制输出寄存中的数据流向。在输出传输过程中，双向配置的行为与输出配置相同，如第3-3页图3–3所显示。第二个输出使能寄存器(BOE)用于DDR SDRAM接口。这个负边沿寄存器以半个时钟周期扩展了管脚的高阻抗状态。该选项对提供DDR SDRAM接口的DQS选通的写前导(write preamble)有用。通过使用Quartus II软件ALTDDIO_BIDIR IP内核的Delay switch-on by a half clock cycle选项，可以使能这一特性。您可以旁路输入寄存器和锁存器来获取进入到APEX II或Stratix系列器件的管脚的组合输出(combout)。此外，输入数据端口(dataout_h和dataout_l)可以被禁用。这些特性对生成数据选通(如：DQS)尤其有用。
图 5. 双向DDR I/O路径配置该图显示了Stratix系列和APEX II器件的双向DDR I/O配置。