仅对英特尔可见 — GUID: oog1629930854967
Ixiasoft
1.4.4. 在HDL代码中推断FIFO
根据您的设计所需要的功能,可以使用不同的方法来实现双时钟FIFO。以下双时钟FIFO示例显示了基本的FIFO功能,其设计目标是高速度(fMAX)和小区域。
FIFO支持高达32字深的参数化,并使用存储器LAB (MLAB)作为它的存储器模块。综合(synthesis)从generic_mlab_dc模块中的行为RTL推断MLAB。
注: 如果您不想编写自己的FIFO,那么您可以使用英特尔Quartus Prime软件中的IP参数编辑器来参数化双时钟FIFO IP。请参考FIFO Intel FPGA IP User Guide。