仅对英特尔可见 — GUID: ywn1611859607172
Ixiasoft
2.5.5.6. Design Assistant标签
不同的Design Assistant Tags应用于每个规则,根据规则的以下方面扩展搜索或者过滤功能。请参考Design Assistant Rule Settings来查看哪些标签应用于每个规则。
标签 |
说明 |
---|---|
cdc-bus | 与使用总线在时钟域之间同时传输多位数据的拓扑结构相关的设计规则检查。 |
clock-skew | 与时钟偏斜相关的设计规则检查。 |
design-partition | 检查设计分区的设计规则检查。 |
dsp | 与FPGA架构内的DSP模块相关的设计规则检查。 |
false-positive-synchronizer | 与自动检测到的同步器链(可能已被过度检测到)相关的设计规则检查。 |
global-signal | 与全局信号相关的设计规则检查。 |
impossible-requirements | 检查失败时序路径的要求并标记那些因构造而失败的路径的设计规则检查。 |
ip-parameterization | 查找可能需要调整以满足性能规格的可参数化IP模块的设计规则检查。 |
intrinsic-margin | 使用Intrinsic Margin指标(忽略单元延迟、IC延迟和时钟偏移的裕量(slack))来诊断故障路径上的潜在时序问题的设计规则检查。 |
latch | 与锁存器相关的设计规则检查。 |
logic-levels | 标记时序路径上有潜在问题的逻辑数量的设计规则检查。 |
minimum-pulse-width | 与最小脉冲宽度相关的设计规则检查。 |
nonstandard-timing | 与拓扑结构相关的设计规则检查,此拓扑结构具有独特的时序分析方法,并且可能会出现问题。 |
partial-reconfiguration | 检查Partial Reconfiguration设计的设计规则检查。 |
place | 与Compiler的Place阶段相关的设计规则检查。 |
project-settings | 与验证工程设置相关的设计规则检查。 |
ram | 与FPGA架构内的M20k模块相关的设计规则检查。 |
region-constraints | 与设计中的区域约束(布局和布线)相关的设计规则检查。 |
register-duplication | 与设计中寄存器复制(手动或自动)相关的设计规则检查。 |
register-spread | 与测量寄存器的接收器的扩展(如"Report Register Spread"命令中所示)相关的设计规则检查。 |
reset-usage | 与安全复位或复位模式的正确使用相关的设计规则检查。 |
reset-reachability | 与复位信号的可达性分析相关的设计规则检查,包括多个复位信号的收敛。 |
resource-usage | 与管理设计资源使用相关的设计规则检查。 |
retime | 与Compiler的Retime阶段相关的设计规则检查。 |
route | 与Compiler的Route阶段相关的设计规则检查。 |
sdc | 与SDC有效性检查相关的设计规则检查。 |
synchronizer | 与同步器链相关的设计规则检查。 |
synthesis | 与Compiler的Analysis & Synthesis阶段相关的设计规则检查。 |
system | 验证整个系统设计的设计规则检查。 |