Intel® Stratix® 10器件设计指南

下载 PDF
ID 683738
日期 9/24/2018
Public
文档目录
文档目录 x
Intel® Stratix® 10器件设计指南
Intel® Stratix® 10器件设计指南 x
设计流程 系统规范 器件选择 系统和电路板早期规划 电路板设计的管脚连接考量 I/O与时钟规划 设计输入 设计实现、分析、优化和验证 Intel® Stratix® 10器件设计指导文档修订历史
系统规范 x
设计规范 IP选择 Platform Designer
器件选择 x
器件类型 PLL和时钟布线 逻辑、存储器和乘法器密集度 I/O管脚数、LVDS通道和封装形式 速度等级 纵向器件移植
系统和电路板早期规划 x
早期功耗评估 散热管理和设计 散热管理的温度传感 电压传感器 器件配置规划 片上调试规划
器件配置规划 x
配置方案选择 配置功能 Intel® Quartus® Prime配置设置
配置方案选择 x
串行配置器件 下载电缆
Intel® Quartus® Prime配置设置 x
可选配置管脚 两用配置管脚
片上调试规划 x
片上调试工具 调试工具规划指导
电路板设计的管脚连接考量 x
器件上电 电源管脚连接和供电电源 配置管脚连接 板级相关的 Intel® Quartus® Prime设置 信号完整性考量 板级仿真和高级I/O时序分析
电源管脚连接和供电电源 x
去耦电容 PLL电路板设计指南 收发器电路板设计指南
配置管脚连接 x
配置管脚电压电平 时钟走线信号完整性 JTAG管脚 MSEL配置模式管脚 其他配置管脚
JTAG管脚 x
JTAG管脚连接 下载电缆操作电压 JTAG 信号缓冲
板级相关的 Intel® Quartus® Prime设置 x
未使用的管脚
信号完整性考量 x
高速电路板设计 电压参考管脚 同步切换噪声 I/O端接
I/O与时钟规划 x
FPGA管脚约束 早期管脚规划与I/O约束分析 I/O特性与管脚连接 时钟和PLL选择 PLL功能指导 时钟控制功能 I/O同步开关噪声
I/O特性与管脚连接 x
I/O信号类型 可选I/O标准和灵活的I/O Bank 存储器接口 两用和特殊管脚连接 Intel® Stratix® 10 I/O特性
PLL功能指导 x
时钟反馈模式 时钟输出
设计输入 x
设计建议 使用IP核 重配置 建议的HDL编码风格
设计实现、分析、优化和验证 x
选择综合工具 器件资源利用报告 Intel® Quartus® Prime消息 时序约束和分析 面积与时序优化 保持性能并减少编译时间 使用 Intel® Hyperflex™ 进行设计 仿真 功耗分析 功耗优化
时序约束和分析 x
建议的时序优化和分析约束
功耗优化 x
器件和设计功耗优化技术 Intel® Quartus® Prime功耗优化技术
器件和设计功耗优化技术 x
器件速度等级 时钟电源管理 存储器功耗降低 I/O功耗指导
Intel® Quartus® Prime功耗优化技术 x
Power Optimization Advisor
Intel® Stratix® 10器件设计指南

调试工具规划指导

表 24.  调试工具规划指导核查表
号码 完成? 核查表项目
1   尽早选择片上调试方案，以规划存储器和逻辑要求，I/O管脚连接和电路板连接。
2   如果要使用Signal Probe增量式布线，Signal Tap Embedded Logic Analyzer（嵌入式逻辑分析仪），Logic Analyzer Interface（逻辑分析仪接口），In-System Memory Content Editor（在系统存储器内容编辑器），I n-System Sources and Probes（在系统源和探针）或Virtual JTAG IP核（虚拟JTAG IP核），就需要通过可用于调试的JTAG连接来对系统和电路板进行规划。
3   规划少量的其它逻辑资源，用于实现JTAG调试功能的JTAG集线器逻辑。
4   为了使用Signal Tap Embedded Logic Analyzer进行调试，就需要保留器件存储器资源，以在系统操作期间采集数据。
5   保留I/O管脚，以通过Signal Probe或逻辑分析仪接口进行调试。这样就不必在以后为了适应调试信号而更改设计或者电路板。
6   确保电路板支持调试模式从而在此模式中调试信号不会影响系统运行。
7   根据外部逻辑分析仪或者混合信号示波器的要求来整合pin header或mictor connector。
8   要逐渐使用调试工具并减少编译时间，需确保开启增量式编译，这样就不必重新编译设计来修改调试工具
9   要将Virtual JTAG IP核用于定制调试应用，需要在设计过程中以HDL代码将其例化。
10   要使用 In-System Sources（在系统资源）和探针（Probes）功能，请以HDL代码例化IP核。
11   要将In-System Memory Content Editor（在系统存储器内容编辑器）用于RAM或者ROM模块或者 IP核，请开启Allow In-System Memory Content Editor以单独采集和更新IP catalog中存储模块的系统时钟选项。

如打算使用任何片上调试工具，就在开发系统电路板， Intel® Quartus® Prime工程和设计时对这些工具进行规划。

二级标题