Intel® Stratix® 10器件设计指南

ID 683738
日期 9/24/2018
Public
文档目录

配置功能

表 19.  配置特性核查表
号码 完成? 核查表项目
1   确保您的配置方案和电路板支持所需功能:设计密集性,远程更新,单粒子翻转(SEU)缓解。

本章节介绍 Intel® Stratix® 10配置功能及其对设计过程的影响。

配置比特流压缩

Intel® Stratix® 10配置中配置比特流压缩始终有效。 Intel® Quartus® Prime软件生成带有压缩配置数据的配置文件。此压缩文件可减少占用配置器件或闪存的存储空间,并减短发送配置比特流到 Intel® Stratix® 10器件所需要的时间。

由于压缩了配置比特流,被动配置方案,如, Avalon® -ST ×8、×16、和×32可能需要外部配置主机置低 AVST_READY信号以暂停发送配置数据。

使用配置比特流加密的设计安全性

设计安全功能确保 Intel® Stratix® 10设计免受复制,逆向工程和篡改。 Intel® Stratix® 10器件能够使用AES算法(由FIPS-197认证的工业标准加密算法)加密配置比特流。 Intel® Stratix® 10器件采用256-bit安全密钥作为设计安全特性。

设计安全功能适用于 Intel® Stratix® 10器件支持的所有配置方案。

SEU缓解

内置于 Intel® Stratix® 10器件的专用电路以用于错误检测和校正。使能该电路时,此功能连续自动核查SEU。从而确定正确的配置数据存储于 Intel® Stratix® 10器件并且在有配置错误时向系统报警。

使用SEU缓解功能时,SDM管脚被用于实现SEU_ERROR功能。该管脚标记错误可用于系统以采取适当行动。编译设置之前,使能SEU_ERROR功能并选择一个未使用的SDM管脚以实现 Intel® Quartus® Prime软件中的SEU_ERROR功能。