Stratix 10 GX/SX器件概述

下载 PDF
ID 683729
日期 8/08/2018
Public
文档目录
文档目录 x
1. Intel® Stratix® 10 GX/SX器件概述
1. Intel® Stratix® 10 GX/SX器件概述 x
1.1. Intel® Stratix® 10器件系列 1.2. Intel® Stratix® 10 FPGA和SoC中的创新 1.3. FPGA和SoC特性汇总 1.4. Intel® Stratix® 10结构图 1.5. Intel® Stratix® 10 FPGA和SoC系列规划 1.6. HyperFlex内核体系结构 1.7. 异构3D SiP收发器Tile 1.8. Intel® Stratix® 10收发器 1.9. PCI Express Gen1/Gen2/Gen3硬核IP 1.10. Interlaken PCS硬核IP 1.11. 10G以太网硬核IP 1.12. 外部存储器和通用I/O 1.13. 自适应逻辑模块(ALM) 1.14. 内核时钟 1.15. 小数分频综合PLL和I/O PLL 1.16. 内部嵌入式存储器 1.17. 精度可调DSP模块 1.18. 硬核处理器系统(HPS) 1.19. 电源管理 1.20. 器件配置和安全器件管理器(SDM) 1.21. 器件安全 1.22. 使用PCI Express的通过协议配置 1.23. 部分和动态重配置 1.24. 快进编译(Fast Forward Compile) 1.25. 单粒子翻转(SEU)检错和纠错 1.26. Intel® Stratix® 10 GX/SX器件概述的文档修订历史
1.1. Intel® Stratix® 10器件系列 x
1.1.1. 可用选项
1.8. Intel® Stratix® 10收发器 x
1.8.1. PMA功能 1.8.2. PCS功能
1.18. 硬核处理器系统(HPS) x
1.18.1. Intel® Stratix® 10 HPS的主要特性
1. Intel® Stratix® 10 GX/SX器件概述

1.3. FPGA和SoC特性汇总

表 2.   Intel® Stratix® 10 FPGA和SoC通用器件特性

特性

说明

技术
  • 14-nm Intel Tri-Gate (FinFET)工艺技术
  • SmartVID控制的核心电压，标准功耗器件
  • 0.85-V固定核心电压，低静态功耗器件

低功耗串行收发器
  • 高达96个可用收发器
  • 对于 Intel® Stratix® 10 GX/SX器件，1 Gbps到28.3 Gbps的连续操作范围
  • 对于 Intel® Stratix® 10 GX/SX器件，高达28.3 Gbps的背板支持
  • 扩展范围到125 Mbps with oversampling
  • 具有用户可配置的小数综合能力的ATX发送PLL
  • XFP、SFP+、QSFP/QSFP28、CFP/CFP2/CFP4光模块支持
  • 自适应线性与判决反馈均衡
  • 发送预加重和去加重
  • 单个收发器通道的动态部分重配置
  • 片上仪器(on-chip instrumentation, Eye Viewer非侵入式数据眼监测)

通用I/O
  • 高达1640个可用GPIO
  • 1.6 Gbps LVDS—每对都能配置成一个输入或输出
  • 1333 MHz/2666 Mbps DDR4外部存储器接口
  • 1067 MHz/2133 Mbps DDR3外部存储器接口
  • 1.2 V到3.0 V单端LVCMOS/LVTTL接口
  • 片上匹配(OCT)

嵌入式硬核IP

  • PCIe Gen1/Gen2/Gen3完整协议堆栈，x1/x2/x4/x8/x16端点和根端口
  • DDR4/DDR3/LPDDR3硬核存储器控制器(RLDRAM3/QDR II+/QDR IV使用软核存储器控制器)
  • 每个器件中有多个硬核IP实例
  • Single Root I/O Virtualization (SR-IOV)

收发器硬核IP
  • 10GBASE-KR/40GBASE-KR4前向纠错(FEC)
  • 10G Ethernet PCS
  • PCI Express PIPE接口
  • Interlaken PCS
  • Gigabit Ethernet PCS
  • 通用公共无线电接口(CPRI) PCS的确定性延迟支持
  • 千兆位被动式光纤网络(GPON) PCS的快速锁定时间支持
  • 8B/10B、64B/66B、64B/67B编码器和解码器
  • 专有协议的定制模式支持

电源管理
  • SmartVID控制的核心电压，标准功耗器件
  • 0.85-V固定核心电压，低静态功耗器件
  • Intel® Quartus® Prime Pro Edition集成功耗分析

高性能单片内核架构
  • HyperFlex内核体系结构，在整个互联布线及所有功能模块的输入上都有Hyper-Register
  • 单片架构最大限度地缩短了编译时间并提高了逻辑利用率
  • 增强自适应逻辑模块(ALM)
  • 改进的多轨布线架构减少了拥堵并缩短了编译时间
  • 包括可编程时钟树综合的层次化内核时钟体系结构
  • 细粒度部分重配置

内部储存器模块
  • M20K—带硬核ECC支持的20-Kbit
  • MLAB—640-bit分布的LUTRAM

精度可调DSP模块
  • 符合IEEE 754的硬核单精度浮点运算能力
  • 支持精度范围从18x19到54x54的信号处理
  • Native 27x27和18x19乘法模式
  • 64-bit累加器和脉动FIR的级联
  • 内部系数存储器组
  • 预加法器/减法器提高了效率
  • 额外的流水线寄存器可提高性能，降低功耗

锁相环(PLL)
  • 小数综合PLL(fPLL)支持小数和整数模式
  • 三阶delta-sigma调制的小数模式
  • 精度频率组合
  • 与通用I/O相邻的整数PLL支持外部存储器和LVDS接口，时钟延迟补偿，零延迟缓冲

内核时钟网络
  • 1 GHz架构时钟
  • 667 MHz外部存储器接口时钟，支持2666 Mbps DDR4接口
  • 800 MHz LVDS接口时钟，支持1600 Mbps LVDS接口
  • 可编程时钟树综合，向后兼容全局、局域和外围时钟网络
  • 只有在需要时才综合时钟，最小化动态功耗

配置
  • 专用安全器件管理器
  • 软件可编程器件配置
  • 串行和并行闪存接口
  • 使用PCI Express Gen1/Gen2/Gen3的通过协议配置(Configuration via Protocol, CvP)
  • 内核架构的细粒度部分重配置
  • 收发器和PLL的动态重新配置
  • 一套完整的安全特性，包括AES-256、SHA-256/384和ECDSA-256/384加速器和多因素认证
  • 物理不可克隆功能(PUF)服务

封装
  • Intel嵌入式多芯片互连桥接(EMIB)封装技术
  • 具有相同封装footprint的多个器件实现了不同器件密度之间的无缝移植
  • 1.0 mm ball-pitch FBGA封装
  • 有铅和无铅封装选项

软件和工具
  • 带有新编译器和Hyper-Aware设计流程的 Intel® Quartus® Prime Pro Edition设计套件
  • Fast Forward编译器，支持HyperFlex体系结构性能开发
  • 收发器套件
  • 平台设计集成工具
  • DSP Builder高级模块集
  • OpenCL™支持
  • SoC嵌入式设计套件(EDS)
表 3.   Intel® Stratix® 10 SoC特定器件功能
SoC 子系统 功能 说明
硬核处理器系统 多处理器单元(MPU)内核
  • 具备ARM CoreSight调试和追踪技术的Quad-core ARM Cortex-A53 MPCore处理器
  • 支持单精度和双精度的标量浮点单元
  • 用于每个处理器的ARM NEON介质处理引擎
系统控制器
  • 系统存储器管理单元(SMMU)
  • 高速缓存一致性单元(CCU)
Layer 1 Cache
  • 带奇偶校验的32 KB L1指令高速缓存
  • 带ECC的32 KB L1数据高速缓存
Layer 2 Cache
  • 带ECC的1 MB共享的L1高速缓存
片上存储器
  • 256 KB片上RAM
直接存储器访问(DMA)控制器
  • 8通道DMA
以太网介质访问控制器(EMAC)
  • 三个集成DMA的10/100/1000 EMAC
USB On-The-Go控制器(OTG)
  • 2个集成DMA的USB OTG
UART控制器
  • 2 UART 16550兼容
串行外设接口(SPI)控制器
  • 4 SPI
I2C控制器
  • 5个I2C控制器
SD/SDIO/MMC控制器
  • 支持DMA和CE-ATA的1 eMMC版本4.5
  • SD，包括eSD，3.0版本
  • SDIO，包括eSDIO，3.0版本
  • CE-ATA - 1.1版本
NAND flash控制器
  • 1 ONFI 1.0, 8-bit和6-bit支持
通用I/O (GPIO)
  • 最大48个软件可编程GPIO
计时器
  • 4个通用计时器
  • 4个监视计时器
Secure Device Manager(安全器件管理器) 安全
  • 安全引导
  • 高级加密标准(AES)和验证(SHA/ECDSA)
外部存储器接口(External Memory Interface) 外部存储器接口
  • 具有DDR4和DDR3及LPDDR3的硬核存储控制器
二级标题