仅对英特尔可见 — GUID: joc1431448697339
Ixiasoft
1.1. Intel® Stratix® 10器件系列
1.2. Intel® Stratix® 10 FPGA和SoC中的创新
1.3. FPGA和SoC特性汇总
1.4. Intel® Stratix® 10结构图
1.5. Intel® Stratix® 10 FPGA和SoC系列规划
1.6. HyperFlex内核体系结构
1.7. 异构3D SiP收发器Tile
1.8. Intel® Stratix® 10收发器
1.9. PCI Express Gen1/Gen2/Gen3硬核IP
1.10. Interlaken PCS硬核IP
1.11. 10G以太网硬核IP
1.12. 外部存储器和通用I/O
1.13. 自适应逻辑模块(ALM)
1.14. 内核时钟
1.15. 小数分频综合PLL和I/O PLL
1.16. 内部嵌入式存储器
1.17. 精度可调DSP模块
1.18. 硬核处理器系统(HPS)
1.19. 电源管理
1.20. 器件配置和安全器件管理器(SDM)
1.21. 器件安全
1.22. 使用PCI Express的通过协议配置
1.23. 部分和动态重配置
1.24. 快进编译(Fast Forward Compile)
1.25. 单粒子翻转(SEU)检错和纠错
1.26. Intel® Stratix® 10 GX/SX器件概述的文档修订历史
仅对英特尔可见 — GUID: joc1431448697339
Ixiasoft
1.13. 自适应逻辑模块(ALM)
Intel® Stratix® 10器件使用一个与上一代Arria 10和Stratix V FPGA类似的自适应逻辑模块(ALM),以支持逻辑功能的高效实现和器件之间轻松的IP转换。
下面的ALM结构图中有8个输入,1个分段式查找表(LUT),2个专用嵌入式加法器和4个专用寄存器。
图 9. Intel® Stratix® 10 FPGA和SoC ALM结构图
ALM的主要特性和功能包括:
- 高寄存器数,每8输入分段式LUT有4个寄存器,与新的HyperFlex体系结构协同操作,使 Intel® Stratix® 10器件能够以极高的内核逻辑利用率最大化内核性能
- 实现选择7输入逻辑功能,所有6输入逻辑功能和2个独立功能,包括更小的LUT尺寸(例如两个独立的4输入LUT),从而优化内核逻辑利用率
Intel® Quartus® Prime软件采用ALM逻辑结构来实现最高的性能,最佳的逻辑利用率和最少的编译次数。 Intel® Quartus® Prime软件自动将旧设计映射到 Intel® Stratix® 10 ALM体系结构,从而简化了设计重用。