仅对英特尔可见 — GUID: joc1431448798359
Ixiasoft
1.1. Intel® Stratix® 10器件系列
1.2. Intel® Stratix® 10 FPGA和SoC中的创新
1.3. FPGA和SoC特性汇总
1.4. Intel® Stratix® 10结构图
1.5. Intel® Stratix® 10 FPGA和SoC系列规划
1.6. HyperFlex内核体系结构
1.7. 异构3D SiP收发器Tile
1.8. Intel® Stratix® 10收发器
1.9. PCI Express Gen1/Gen2/Gen3硬核IP
1.10. Interlaken PCS硬核IP
1.11. 10G以太网硬核IP
1.12. 外部存储器和通用I/O
1.13. 自适应逻辑模块(ALM)
1.14. 内核时钟
1.15. 小数分频综合PLL和I/O PLL
1.16. 内部嵌入式存储器
1.17. 精度可调DSP模块
1.18. 硬核处理器系统(HPS)
1.19. 电源管理
1.20. 器件配置和安全器件管理器(SDM)
1.21. 器件安全
1.22. 使用PCI Express的通过协议配置
1.23. 部分和动态重配置
1.24. 快进编译(Fast Forward Compile)
1.25. 单粒子翻转(SEU)检错和纠错
1.26. Intel® Stratix® 10 GX/SX器件概述的文档修订历史
仅对英特尔可见 — GUID: joc1431448798359
Ixiasoft
1.22. 使用PCI Express的通过协议配置
使用PCI Express的通过协议配置支持在PCI Express总线上配置FPGA,从而简化电路板布局并提高系统集成度。在配置FPGA前,利用运行在自主模式下的嵌入式PCI Express硬核IP,该技术可以使PCI Express总线在PCI Express规范所允许的100 ms时间内上电并处于活动状态。 Intel® Stratix® 10器件也支持PCI Express总线上的部分重配置,通过在重配置器件期间保持PCI Express链路处于活动状态来降低系统停机时间。