Stratix 10 GX/SX器件概述

下载 PDF
ID 683729
日期 8/08/2018
Public
文档目录
文档目录 x
1. Intel® Stratix® 10 GX/SX器件概述
1. Intel® Stratix® 10 GX/SX器件概述 x
1.1. Intel® Stratix® 10器件系列 1.2. Intel® Stratix® 10 FPGA和SoC中的创新 1.3. FPGA和SoC特性汇总 1.4. Intel® Stratix® 10结构图 1.5. Intel® Stratix® 10 FPGA和SoC系列规划 1.6. HyperFlex内核体系结构 1.7. 异构3D SiP收发器Tile 1.8. Intel® Stratix® 10收发器 1.9. PCI Express Gen1/Gen2/Gen3硬核IP 1.10. Interlaken PCS硬核IP 1.11. 10G以太网硬核IP 1.12. 外部存储器和通用I/O 1.13. 自适应逻辑模块(ALM) 1.14. 内核时钟 1.15. 小数分频综合PLL和I/O PLL 1.16. 内部嵌入式存储器 1.17. 精度可调DSP模块 1.18. 硬核处理器系统(HPS) 1.19. 电源管理 1.20. 器件配置和安全器件管理器(SDM) 1.21. 器件安全 1.22. 使用PCI Express的通过协议配置 1.23. 部分和动态重配置 1.24. 快进编译(Fast Forward Compile) 1.25. 单粒子翻转(SEU)检错和纠错 1.26. Intel® Stratix® 10 GX/SX器件概述的文档修订历史
1.1. Intel® Stratix® 10器件系列 x
1.1.1. 可用选项
1.8. Intel® Stratix® 10收发器 x
1.8.1. PMA功能 1.8.2. PCS功能
1.18. 硬核处理器系统(HPS) x
1.18.1. Intel® Stratix® 10 HPS的主要特性
1. Intel® Stratix® 10 GX/SX器件概述

1.26. Intel® Stratix® 10 GX/SX器件概述的文档修订历史

文档版本 修订内容
2018.08.08 进行了如下变更：
  • 更改了"外部存储器接口性能"表中的QDRII+和QDRII+ Xtreme的规范，并增添了QDRIV的规范。
  • 更新了" Intel® Stratix® 10器件的订购码样本和可用选项"图中的功耗选项的说明。
  • 更改了" Intel® Stratix® 10 FPGA和SoC通用器件特性"表中的技术和电源管理特性的描述。
  • 更改了"功耗管理"部分中的SmartVID的描述。
  • 更改了"DSP模块：高精度固点模式"图中的系数寄存器模块的方向箭头。
2017.10.30 进行了如下变更：
  • 移除了嵌入式eSRAM特性。
  • 从"Stratix 10器件的订购码样例和可用选项"图中删除了Low Power (VID)和军用操作温度选项和封装代码53。
  • 更改了" Intel® Stratix® 10器件相比Stratix V器件的关键特性"表中L-Tile器件的最大收发器数据速率 (chip-to-chip)规范。
2016.10.31 进行了如下变更：
  • 在全球范围内将可用收发器数量更改为96。
  • 在全球范围内将单精度浮点性能更改为10 TeraFLOPS。
  • 在全球范围内将最大数据速率更改为28.3 Gbps。
  • 对"Stratix 10 GX/SX器件概述"部分中列出的一些特性作了更改。
  • 对"Stratix 10器件系列"部分中的GX和SX的描述作了更改。
  • 更改了"Stratix 10器件的订购码样例和可用选项"图。
  • 更改了"同Stratix V器件相比Stratix 10器件的主要特性"表中列出的特性。
  • 更改了"Stratix 10 FPGA和SoC通用器件特性"表中的以下部分的描述：
    • 收发器硬核IP
    • 内部存储器模块
    • 内核时钟网络
    • 封装
  • 对"Stratix 10 FPGA和SoC系列规划"部分中的所有表格进行了重新组织和更新。
  • 删除了"Arria 10 FPGA与Stratix 10 FPGA间的移植"部分。
  • 删除了"收发器PCS特性"表中的脚注。
  • 更改了"外部存储器和通用I/O"部分中的HMC描述。
  • 更改了"小数综合PLL和I/O PLL"部分中的fPLL的数量。
  • 阐明了 "Stratix 10 HPS的主要特性"表中的HMC数据宽度支持。
  • 更改了"内部嵌入式存储器"部分中的描述。
  • 更改了"收发器PCS特性"表中Standard PCS和SDI PCS特性的数据速率。
  • 对"PCI Express Gen1/Gen2/Gen3 Hard IP"部分增添了一个注释。
  • 更新了"Stratix 10 HPS的主要特性"表。
  • 对"Stratix 10 HPS的主要特性"表中高速缓存一致性单元的描述进行了修改。
  • 对"Stratix 10 HPS的主要特性"表中HPS的外部SDRAM和闪存接口的描述作了修改。
2015.12.04 首次发布。
二级标题