仅对英特尔可见 — GUID: led1440196817998
Ixiasoft
2.1. 何时使用Netlist Viewer:分析设计问题
2.2. 使用Netlist Viewers的 Intel® Quartus® Prime设计流程
2.3. RTL Viewer概述
2.4. Technology Map Viewer概述
2.5. Netlist Viewer用户接口
2.6. 原理图视图
2.7. 交叉探查Source Design File和其他 Intel® Quartus® Prime Windows
2.8. 从其他 Intel® Quartus® Prime窗口交叉探查Netlist Viewer
2.9. 查看时序路径
2.10. 优化设计网表修订历史
2.6.1. 以多选项卡视图显示原理图
2.6.2. 原理图符号
2.6.3. 在Schematic View中选择项目
2.6.4. Schematic View中的快捷菜单命令
2.6.5. 原理图中进行过滤
2.6.6. 在Schematic View中查看节点内容
2.6.7. 在Schematic View中移动节点
2.6.8. 在Technology Map Viewer中查看LUT表达
2.6.9. 缩放控制
2.6.10. Bird's Eye View导览
2.6.11. 原理图分页
2.6.12. 关注原理图页面中的网络
2.6.13. 维护Resource Property Viewer中的选择
5.6.5.1. 优化源代码
5.6.5.2. 改善Register-to-Register时序
5.6.5.3. 物理综合优化
5.6.5.4. 关闭Extra-Effort Power优化设置
5.6.5.5. 优化关于速度而非面积的综合
5.6.5.6. 综合期间展开层级结构
5.6.5.7. Synthesis Effort设置为High
5.6.5.8. 复制用于扇出控制的寄存器
5.6.5.9. 防止Shift Register推断
5.6.5.10. 使用Synthesis Tool中的其他可用综合选项
5.6.5.11. Fitter Seed
5.6.5.12. 将Router Timing Optimization设置为Maximum
6.3.1. 在Chip Planner中查看Logic Lock区域之间的连接
6.3.2. Logic Lock区域
6.3.3. Logic Lock区域的属性
6.3.4. Intel® Quartus® Prime Standard Edition和 Intel® Quartus® Prime Pro Edition间的约束移植
6.3.5. 创建Logic Lock区域
6.3.6. 定制Logic Lock区域的形状
6.3.7. 将器件资源放入Logic Lock区域
6.3.8. 层次型区域
6.3.9. 其他 Intel® Quartus® Prime Logic Lock设计功能
6.3.10. Logic Lock区域窗口
6.3.11. 插入区域(Snapping to a Region)
仅对英特尔可见 — GUID: led1440196817998
Ixiasoft
5.7.1. 在Advanced Fitter Setting对话框中设置外设到内核优化
Periphery to Core Placement and Routing Optimization设置指定Fitter是否优化FPGA内核中外设逻辑和寄存器之间直接连接上的目标布局和布线。
可使用Assignment Editor中的设置对实例选择性执行通过外设对内核优化。
- 在 Intel® Quartus® Prime软件中,点击Assignments > Settings > Compiler Settings > Advanced Settings (Fitter)。
- 在Advanced Fitter Settings对话框中,对于Periphery to Core Placement and Routing Optimization选项,根据您希望设计中外围对内核优化的方式选择如下选项:
- 选择Auto可指示软件自动识别具有严格时序窗口的传输,放置内核寄存器,并布线所有与外设间的往来连接。
- 选择On可指示软件全局优化外设和内核寄存器之间的全部传输,且不考虑时序要求。
注: 不建议将Advanced Fitter Settings中的该选项设置为On。该设置旨在通过Assignment Editor强制优化目标节点和实例集。
- 选择Off禁用设计中外设到内核路径优化。