仅对英特尔可见 — GUID: qry1556031798274
Ixiasoft
2.1. 何时使用Netlist Viewer:分析设计问题
2.2. 使用Netlist Viewers的 Intel® Quartus® Prime设计流程
2.3. RTL Viewer概述
2.4. Technology Map Viewer概述
2.5. Netlist Viewer用户接口
2.6. 原理图视图
2.7. 交叉探查Source Design File和其他 Intel® Quartus® Prime Windows
2.8. 从其他 Intel® Quartus® Prime窗口交叉探查Netlist Viewer
2.9. 查看时序路径
2.10. 优化设计网表修订历史
2.6.1. 以多选项卡视图显示原理图
2.6.2. 原理图符号
2.6.3. 在Schematic View中选择项目
2.6.4. Schematic View中的快捷菜单命令
2.6.5. 原理图中进行过滤
2.6.6. 在Schematic View中查看节点内容
2.6.7. 在Schematic View中移动节点
2.6.8. 在Technology Map Viewer中查看LUT表达
2.6.9. 缩放控制
2.6.10. Bird's Eye View导览
2.6.11. 原理图分页
2.6.12. 关注原理图页面中的网络
2.6.13. 维护Resource Property Viewer中的选择
5.6.5.1. 优化源代码
5.6.5.2. 改善Register-to-Register时序
5.6.5.3. 物理综合优化
5.6.5.4. 关闭Extra-Effort Power优化设置
5.6.5.5. 优化关于速度而非面积的综合
5.6.5.6. 综合期间展开层级结构
5.6.5.7. Synthesis Effort设置为High
5.6.5.8. 复制用于扇出控制的寄存器
5.6.5.9. 防止Shift Register推断
5.6.5.10. 使用Synthesis Tool中的其他可用综合选项
5.6.5.11. Fitter Seed
5.6.5.12. 将Router Timing Optimization设置为Maximum
6.3.1. 在Chip Planner中查看Logic Lock区域之间的连接
6.3.2. Logic Lock区域
6.3.3. Logic Lock区域的属性
6.3.4. Intel® Quartus® Prime Standard Edition和 Intel® Quartus® Prime Pro Edition间的约束移植
6.3.5. 创建Logic Lock区域
6.3.6. 定制Logic Lock区域的形状
6.3.7. 将器件资源放入Logic Lock区域
6.3.8. 层次型区域
6.3.9. 其他 Intel® Quartus® Prime Logic Lock设计功能
6.3.10. Logic Lock区域窗口
6.3.11. 插入区域(Snapping to a Region)
仅对英特尔可见 — GUID: qry1556031798274
Ixiasoft
2.6.13. 维护Resource Property Viewer中的选择
19.1发布以前,当鼠标悬停于Resource Property Viewer中的端口上时,可查看节点的iterm-oterm从属路径,且从属路径被突出显示。然而一旦鼠标移动到其他节点时,就失去突出显示。
自19.1发布起,在原理图中单击端口或在Connectivity窗格中点击信号名称,将选择该路径。每个节点仅保留一个从属路径。重新编译,关闭此工程,选择另一端口,运行新定位,或在非端口处左键单击,将清除该从属路径。
注:
- 在Chip Planner中双节节点,打开Resource Property Viewer都被视为新定位。
- 为要路径追踪,可使用Go To Destination Node或Go To Source Node选项对Node Selection列表添加更多节点,将不会清除从属路径选择(与每个新定位相对,例如,在Chip Planner中双击节点)。
- 从属路径选择或突出显示不适用于Chip Planner中的Node Properties。
为多选对象选择端口和信号名称时,仅在端口被使用后才更新从属路径。如果未使用该端口,则从属路径被清除。然而,Resource Property Viewer不显示多节点选择的从属路径选择。其仅以单个路径追踪为服务目标(仅有一个颜色选择)。