低延迟以太网10G MAC Intel® FPGA IP发布笔记

下载 PDF
ID 683308
日期 10/02/2019
Public
文档目录
文档目录 x
低延迟以太网10G MAC Intel® FPGA IP发布笔记
低延迟以太网10G MAC Intel® FPGA IP发布笔记 x
低延迟以太网10G MAC Intel® FPGA IP v19.3.0 低延迟以太网10G MAC Intel® FPGA IP v19.2.0 低延迟以太网10G MAC 低延迟以太网10G MAC Intel® FPGA IP v18.1 低延迟以太网10G MAC Intel® FPGA IP v18.0 Intel FPGA低延迟以太网10G MAC IP核v17.1更新1 Intel FPGA低延迟以太网10G MAC IP核v17.1 低延迟以太网10G MAC IP核v17.0 低延迟以太网10G MAC IP核v16.1 低延迟以太网10G MAC IP核v16.0 低延迟以太网10G MAC IP核v15.1 Intel FPGA低延迟以太网10G MAC IP核v15.0 低延迟以太网10G MAC IP核v14.1 低延迟以太网10G MAC IP核v14.0 Arria 10版 低延迟以太网10G MAC IP核v14.0 低延迟以太网10G MAC IP核v13.1 Arria 10版 低延迟以太网10G MAC IP核v13.1
低延迟以太网10G MAC Intel® FPGA IP发布笔记

低延迟以太网10G MAC

表 3.  v19.1 April 2019（2019年四月）
说明 影响
按照 Intel® 品牌更名标准，将 Intel® Quartus® Prime Pro Edition软件中的Enable Altera Debug Master Endpoint参数重命名为Enable Native PHY Debug Master Endpoint。 Intel® Quartus® Prime Standard Edition软件中仍然使用Enable Altera Debug Master Endpoint。 —
二级标题