仅对英特尔可见 — GUID: hco1421697858417
Ixiasoft
低延迟以太网10G MAC Intel® FPGA IP v19.3.0
低延迟以太网10G MAC Intel® FPGA IP v19.2.0
低延迟以太网10G MAC
低延迟以太网10G MAC Intel® FPGA IP v18.1
低延迟以太网10G MAC Intel® FPGA IP v18.0
Intel FPGA低延迟以太网10G MAC IP核v17.1更新1
Intel FPGA低延迟以太网10G MAC IP核v17.1
低延迟以太网10G MAC IP核v17.0
低延迟以太网10G MAC IP核v16.1
低延迟以太网10G MAC IP核v16.0
低延迟以太网10G MAC IP核v15.1
Intel FPGA低延迟以太网10G MAC IP核v15.0
低延迟以太网10G MAC IP核v14.1
低延迟以太网10G MAC IP核v14.0 Arria 10版
低延迟以太网10G MAC IP核v14.0
低延迟以太网10G MAC IP核v13.1 Arria 10版
低延迟以太网10G MAC IP核v13.1
仅对英特尔可见 — GUID: hco1421697858417
Ixiasoft
低延迟以太网10G MAC Intel® FPGA IP发布笔记
所作的更新针对于: |
---|
本翻译版本仅供参考,如果本翻译版本与其英文版本存在差异,则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本,请参考英文版本以获取最新信息。 |
如果发布笔记不适用于特定的IP核版本,则说明该版本的IP核无更改。有关IP更新发布(最高版本v18.1)的信息,请参阅 Intel® Quartus® Prime设计套件更新发布笔记。
与 Intel® Quartus® Prime Design Suite软件版本一致的IP版本,最高为v19.1。自 Intel® Quartus® Prime Design Suite软件19.2或更高后,IP核将有新的IP版本方案。
IP版本方案(X.Y.Z)编号随着软件版本改变而改变。具体如下:
- X表示IP的主要版本。如果更新了Intel Quartus Prime软件,就必须重新生成IP。
- Y表示IP包含新功能。重新生成IP以包含这些新功能。
- Z表示IP包含少许更改。重新生成IP以包含这些变更。
本章节内容
低延迟以太网10G MAC Intel FPGA IP v19.3.0
低延迟以太网10G MAC Intel FPGA IP v19.2.0
低延迟以太网10G MAC
低延迟以太网10G MAC Intel FPGA IP v18.1
低延迟以太网10G MAC Intel FPGA IP v18.0
Intel FPGA低延迟以太网10G MAC IP核v17.1更新1
Intel FPGA低延迟以太网10G MAC IP核v17.1
低延迟以太网10G MAC IP核v17.0
低延迟以太网10G MAC IP核v16.1
低延迟以太网10G MAC IP核v16.0
低延迟以太网10G MAC IP核v15.1
Intel FPGA低延迟以太网10G MAC IP核v15.0
低延迟以太网10G MAC IP核v14.1
低延迟以太网10G MAC IP核v14.0 Arria 10版
低延迟以太网10G MAC IP核v14.0
低延迟以太网10G MAC IP核v13.1 Arria 10版
低延迟以太网10G MAC IP核v13.1