低延迟以太网10G MAC Intel® FPGA IP发布笔记

下载 PDF
ID 683308
日期 10/02/2019
Public
文档目录
文档目录 x
低延迟以太网10G MAC Intel® FPGA IP发布笔记
低延迟以太网10G MAC Intel® FPGA IP发布笔记 x
低延迟以太网10G MAC Intel® FPGA IP v19.3.0 低延迟以太网10G MAC Intel® FPGA IP v19.2.0 低延迟以太网10G MAC 低延迟以太网10G MAC Intel® FPGA IP v18.1 低延迟以太网10G MAC Intel® FPGA IP v18.0 Intel FPGA低延迟以太网10G MAC IP核v17.1更新1 Intel FPGA低延迟以太网10G MAC IP核v17.1 低延迟以太网10G MAC IP核v17.0 低延迟以太网10G MAC IP核v16.1 低延迟以太网10G MAC IP核v16.0 低延迟以太网10G MAC IP核v15.1 Intel FPGA低延迟以太网10G MAC IP核v15.0 低延迟以太网10G MAC IP核v14.1 低延迟以太网10G MAC IP核v14.0 Arria 10版 低延迟以太网10G MAC IP核v14.0 低延迟以太网10G MAC IP核v13.1 Arria 10版 低延迟以太网10G MAC IP核v13.1
低延迟以太网10G MAC Intel® FPGA IP发布笔记

低延迟以太网10G MAC Intel® FPGA IP v18.0

表 5.  v18.0 May 2018（2018年5月）
说明 影响
按照Intel品牌更名标准，将Low Latency Ethernet 10G MAC IP核重命名为Low Latency Ethernet 10G MAC Intel® FPGA IP核 —
添加以下 Intel® Stratix® 10器件运行模式支持：
  • 10M/100M/1G/2.5G/5G/10G (USXGMII)
  • 10M/100M/1G/2.5G/5G/10G (USXGMII) with IEEE 1588v2 feature
 —
添加以下 Intel® Arria® 10器件运行模式支持：

  • 10M/100M/1G/2.5G/5G/10G (USXGMII)

 —
对LL Ethernet 10G MAC Intel® FPGA IP添加了新参数：
  • TX and RX datapath Reset/Default to Enable:

    启用此参数可在启动或CSR复位期间禁用TX和RX数据路径。

 —
低延迟10G以太网MAC Intel® FPGA IP设计实例：
  • 添加以下 Intel® Stratix® 10器件设计实例：
    • 10M/100M/1G/2.5G/5G/10G (USXGMII) Ethernet
    • 10M/100M/1G/2.5G/5G/10G (USXGMII) Ethernet with IEEE 1588v2 feature
  • 添加以下 Intel® Arria® 10器件设计实例：
    • 10M/100M/1G/2.5G/5G/10G (USXGMII) Ethernet
  • 添加以下 Intel® Cyclone® 10 GX器件设计实例：
    • 10GBASE-R Ethernet
 —
相关信息
二级标题