低延迟以太网10G MAC Intel® FPGA IP发布笔记

下载 PDF
ID 683308
日期 10/02/2019
Public
文档目录
文档目录 x
低延迟以太网10G MAC Intel® FPGA IP发布笔记
低延迟以太网10G MAC Intel® FPGA IP发布笔记 x
低延迟以太网10G MAC Intel® FPGA IP v19.3.0 低延迟以太网10G MAC Intel® FPGA IP v19.2.0 低延迟以太网10G MAC 低延迟以太网10G MAC Intel® FPGA IP v18.1 低延迟以太网10G MAC Intel® FPGA IP v18.0 Intel FPGA低延迟以太网10G MAC IP核v17.1更新1 Intel FPGA低延迟以太网10G MAC IP核v17.1 低延迟以太网10G MAC IP核v17.0 低延迟以太网10G MAC IP核v16.1 低延迟以太网10G MAC IP核v16.0 低延迟以太网10G MAC IP核v15.1 Intel FPGA低延迟以太网10G MAC IP核v15.0 低延迟以太网10G MAC IP核v14.1 低延迟以太网10G MAC IP核v14.0 Arria 10版 低延迟以太网10G MAC IP核v14.0 低延迟以太网10G MAC IP核v13.1 Arria 10版 低延迟以太网10G MAC IP核v13.1
低延迟以太网10G MAC Intel® FPGA IP发布笔记

低延迟以太网10G MAC IP核v16.0

表 10.  v16.0 May 2016（2016年5月）
说明 影响
  • 支持1G/2.5G/5G/10G (USXGMII) 运行模式。
  • 低延迟10G以太网MAC的设计实例：
    • 添加以下设计实例：
      • 10G USXGMII Ethernet
      • 10GBase-R
      • 1G/2.5G Ethernet
      • 1G/2.5G Ethernet with 1588
      • 1G/2.5G/10G Ethernet
    • 添加自定义开发板支持。
    • 以下设计实例的增强型复位方案，其中MAC复位从PHY复位去耦：
      • 10M/100M/1G/10G Ethernet
      • 10M/100M/1G/10G Ethernet with 1588
      • 1G/10G Ethernet
      • 1G/10G Ethernet with 1588
    • 为以下设计添加SignalTap文件(.stp)：
      • 10GBase-R Register Mode
      • 10M/100M/1G/10G Ethernet
      • 10M/100M/1G/10G Ethernet with 1588
      • 1G/10G Ethernet
      • 1G/10G Ethernet with 1588
 —
相关信息
二级标题