仅对英特尔可见 — GUID： hco1421697861215
Ixiasoft
低延迟以太网10G MAC Intel® FPGA IP v19.3.0
低延迟以太网10G MAC Intel® FPGA IP v19.2.0
低延迟以太网10G MAC
低延迟以太网10G MAC Intel® FPGA IP v18.1
低延迟以太网10G MAC Intel® FPGA IP v18.0
Intel FPGA低延迟以太网10G MAC IP核v17.1更新1
Intel FPGA低延迟以太网10G MAC IP核v17.1
低延迟以太网10G MAC IP核v17.0
低延迟以太网10G MAC IP核v16.1
低延迟以太网10G MAC IP核v16.0
低延迟以太网10G MAC IP核v15.1
Intel FPGA低延迟以太网10G MAC IP核v15.0
低延迟以太网10G MAC IP核v14.1
低延迟以太网10G MAC IP核v14.0 Arria 10版
低延迟以太网10G MAC IP核v14.0
低延迟以太网10G MAC IP核v13.1 Arria 10版
低延迟以太网10G MAC IP核v13.1
仅对英特尔可见 — GUID： hco1421697861215
Ixiasoft
低延迟以太网10G MAC IP核v14.0
| 说明 | 影响 |
|---|---|
| 升级后支持新的IP Catalog。有关IP Catalog的更多信息，请参阅Altera IP核介绍中的IP Catalog和Parameter Editor。 | - |
| 添加了单项功能支持。 | 以下选项为可选。如果未升级IP核，则不具有这些新功能。 |
| 修改了复位行为—TX和RX复位信号从异步复位更改为同步复位。 | |
| 不影响性能的资源改善。 |