| 2021年4月 |
2021.04.27 |
更新了“ADC使用相关的I/O限制—初始值” 表格中罗列的指导内容。 |
| 2017年2月 |
2017.02.21 |
更名为Intel。 |
| 2016年5月 |
2016.05.02 |
- 更新了所支持的I/O标准列表，来指定仅在双电源 MAX® 10器件中受到支持的I/O标准。
- 更新了伪差分I/O标准的名称以提高说明。
- 更新了有关I/O标准电压和管脚支持的主题，以说明管脚类型支持的I/O标准取决于管脚的I/O bank。
- 更新了PCI钳位二极管的设置信息：
- On (对于全部所支持的I/O标准的输入管脚是默认的)
- Off (除3.0 V PCI外，对于全部所支持的I/O标准的输出管脚是默认的)
- 更新了有关ADC I/O限制的主题：
- 添加了 Quartus® Prime 15.0.1支持的基于物理规则的器件列表。
- 表明列出bank 8中支持的GPIO百分比的表格是 F484封装的一个实例。对于所有封装，如果超过所支持的GPIO封装， Quartus® Prime软件就会显示一条警告信息。
|
| 2015年11月 |
2015.11.02 |
- 添加了PCII钳位二极对3.3 V和2.5 V施密特触发器I/O标准的支持。
- 添加了总结可编程I/O缓冲器功能和设置的表格。
- 更新了有关VCCIO范围考量和VREF I/O标准限制的主题以及在bank 1A和bank 1B中使用差分VCCIO供电的指南。
- 添加了有关在E144封装中使用时钟和输入管脚的指南主题。
- 添加了Enable nsleep port参数选项。
- 移除了有关IP目录和参数编辑器，生成IP内核，以及由IP内核生成文件的主题，并对 Intel IP内核简介添加了链接。
- 将Quartus II修改成Quartus Prime。
|
| 2015年6月 |
2015.06.10 |
- 在有关I/O bank位置的主题中添加了相关链接到 MAX® 10器件管脚输出。该器件管脚输出文件提供了有关每个I/O bank中可用的I/O管脚的更多信息。
- 更新了ADC I/O限制指南主题。
|
| 2015年5月 |
2015.05.04 |
- 移除了 MAX® 10 10M25器件的F672封装。
- 在列出支持I/O标准的列表中，更新了LVDS (专用)的脚注，声明可以在所有I/O bank上使用LVDS接收器。
- 在列出I/O标准电压水平和管脚支持的列表中，添加了3.3V施密特触发器(Schmitt Trigger)行，DQS列缺少的脚注编号。
- 添加了支持可编程输出摆率控制的I/O标准和电流强度设置列表。
- 更新了有关外部存储器接口I/O限制的主题，添加x24存储器接口宽度至F484封装。
- 添加了有关可编程差分输出电压的主题。
- 更新了电压参考I/O标准的指南，添加了不支持电压参考I/O标准的器件封装列表。
- 更新了有关I/O限制规则的主题，移除有关差分pad布局规则的信息。
- 将input_ena信号重命名为nsleep，并更新了相关的说明。
- 更新了Altera GPIO Lite IP内核的Invert DDIO inclock参数的说明。
|
| 2014年12月 |
2014.12.15 |
更新了有关ADC I/O限制的主题：
- 添加了有关在 Quartus® Prime软件中基于物理规则的实现的信息。
- 更新了ADC I/O限制组的I/O标准列表的信息。
|
| 2014年9月 |
2014.09.22 |
首次发布。 |