仅对英特尔可见 — GUID： wtw1443170033156
Ixiasoft
3.2.3.3.1. 进位链(Carry Chain)
进位链提供了算术模式中专用加法器之间的快速进位功能。
Intel® Stratix® 10器件中的2-bit进位选择功能分割ALM中的进位链传播延迟。进位链能够开始于LAB中的第一个ALM或者第六个ALM。最终的carry-out信号会被传输到ALM中，在此ALM中驱动到本地、行或列互联。
当实现高扇进(high fan-in)算术功能时，要避免器件中一小块区域内的布线拥塞，连接到下一个LAB之前，LAB能够支持仅使用LAB的下半部的进位链。这样，LAB中的ALM上半部可用于实现正常模式中较窄的扇进功能。使用第一个LAB中的上面五个ALM的进位链传输到列中下一个LAB中的ALM的上半部。使用第一个LAB中的下面五个ALM的进位链传输至列中下一个LAB中的ALM的下半部。对于LAB和MLAB列，行为是相同的。
Intel® Quartus® Prime Compiler通过自动将LAB连接在一起来创建超过20个ALUT长的进位链(算术模式的10个ALM)。要增强布局布线，长进位链需要纵向运行，从而实现到TriMatrix存储器和DSP模块的快速水平连接。