Intel® Stratix® 10 GX收发器信号完整性开发套件用户指南

下载 PDF
ID 683206
日期 10/11/2017
Public
文档目录
文档目录 x
1. 概述 2. 入门 3. 开发板设置 4. 电路板组件 5. 系统功耗 6. 电路板测试系统(Board Test System) 7. 电路板更新门户(Board Update Portal) A. 附加信息 B. 修订历史
1. 概述 x
1.1. 通用板说明 1.2. 建议的操作条件 1.3. 处理开发板
2. 入门 x
2.1. 安装Quartus Prime软件 2.2. 安装开发板 2.3. 安装 Intel® FPGA Download Cable驱动程序
3. 开发板设置 x
3.1. 设置开发板 3.2. 出厂默认开关和跳线设置
4. 电路板组件 x
4.1. 电路板概述 4.2. Stratix 10 GX FPGA 4.3. MAX V CPLD系统控制器 4.4. FPGA配置 4.5. 状态单元 4.6. 设置单元 4.7. 用户输入-输出(Input-Output)组件 4.8. 时钟电路 4.9. 收发器通道 4.10. 通信端口 4.11. 闪存
4.4. FPGA配置 x
4.4.1. 通过嵌入式USB-Blaster进行FPGA编程 4.4.2. 从闪存中编程FPGA 4.4.3. 通过外部USB-Blaster进行FPGA编程
4.7. 用户输入-输出(Input-Output)组件 x
4.7.1. 用户定义的按钮 4.7.2. 用户定义的DIP开关 4.7.3. 用户定义的LED 4.7.4. 字符LCD
4.8. 时钟电路 x
4.8.1. 收发器专用时钟 4.8.2. 通用时钟 4.8.3. 嵌入式USB-Blaster时钟
5. 系统功耗 x
5.1. 功耗指南 5.2. 电源 5.3. 功耗管理 5.4. 配电系统 5.5. 热限制和保护指南
6. 电路板测试系统(Board Test System) x
6.1. 准备电路板 6.2. 运行Board Test System 6.3. 使用Board Test System
6.3. 使用Board Test System x
6.3.1. Configure菜单 6.3.2. System Info选项卡 6.3.3. GPIO选项卡 6.3.4. Flash选项卡 6.3.5. FMCA选项卡 6.3.6. FMCB选项卡 6.3.7. LPBK选项卡 6.3.8. MXP选项卡 6.3.9. SMA选项卡 6.3.10. QSFP and SFP+选项卡 6.3.11. CFP4选项卡 6.3.12. 功率监视器(Power Monitor) 6.3.13. 时钟控制器(Clock Controller)
7. 电路板更新门户(Board Update Portal) x
7.1. 连接到Board Update Portal 7.2. 使用Board Update Portal
A. 附加信息 x
A.1. 安全和监管信息 A.2. 合规性与一致性信息
A.1. 安全和监管信息 x
A.1.1. 安全警告 A.1.2. 安全注意事项
B. 修订历史 x
B.1. 用户指南的修订历史
1. 概述
2. 入门
3. 开发板设置
4. 电路板组件
5. 系统功耗
6. 电路板测试系统(Board Test System)
7. 电路板更新门户(Board Update Portal)
A. 附加信息
B. 修订历史

3.1. 设置开发板

要准备电路板，并且为其上电，请执行下列步骤：

  1. Intel® Stratix® 10 GX收发器信号完整性开发板附带其预先配置的电路板开关，以支持套件中的设计实例。如果您怀疑电路板可能没有正确地与默认的设置进行配置，那么请遵照出厂默认开关和跳线设置中的说明，在操作之前，先将电路板恢复到出厂设置。
  2. 开发套件同存储在闪存器件中的设计实例一起发货。提供了POWER-ON滑动开关(SW7)来设置电路板的开关功能(ON或OFF)。
    警告：
    当电源线被插入到 Intel® Stratix® 10收发器信号完整性开发板的连接器J103时，12V_IN和3.3V_STBY出现在电路板，其中开关SW7处于'OFF'状态。这些电压被限制在电路板的小区域内。当开关SW7处于'ON'时，所有电压平面在这个点都有功率。
  3. 将POWER-ON开关SW7设置成ON。当电路板通电时，3个绿色的LED (D29、D31和D32)亮起，而1个琥珀色的LED (D36)熄灭，表明电路板含有功率。如果琥珀色的LED (D36)亮起，则表明一个或多个电源错误。
  4. RESET按钮(S12)被连接到 MAX® V CPLD (MAX_RESETn管脚)用于AvST配置。当按下这个按钮时， MAX® V CPLD通过AvST配置模式启动闪存中所存储映像的加载。该映像在上电周期或者复位 MAX® V后马上进行加载，这取决于FACTORY_LOAD设置。
    • OFF(1) — 出厂负载
    • ON (0) — 用户定义的负载#1
    当电路板上电时，可通过PGMSEL按钮(S10)来更改页面选择，而PGM_CONFIG (S11)用于重配置相应页面的FPGA，这由PGM_LED0、PGM_LED1或PGM_LED2来表明。
    警告：
    仅使用所提供的电源。具有更高电压的电源能够损坏电路板上的电源调节电路。

电路板上的 MAX® V CPLD包含一个并行闪存加载器II (PFL II)宏功能。在POWER-ON或RESET (重配置)后， MAX® V CPLD根据FACTORY_LOAD的设置将AvST模式下的 Intel® Stratix® 10 FPGA配置为工厂设计或者用户设计。

该开发套件包括 MAX® V CPLD设计，它具有PFL II宏功能。这个设计位于<package dir>\examples\max5目录下。配置完成后，LED D25 (CONF_DONE)亮起表示 Intel® Stratix® 10 GX FPGA器件配置成功。如果配置失败，则会亮起LED D23 (ERROR)。

二级标题