仅对英特尔可见 — GUID: mam1639667967042
Ixiasoft
2.1.2. CPRI多速率硬件设计示例
图 7. CPRI多速率硬件设计示例结构图
在硬件设计示例中,示例设计中的数据包客户端,F-Tile CPRI PHY Multirate Intel® FPGA IP和F-Tile Dynamic Reconfiguration Suite Intel Intel® IP的复位,状态和控制信号连接到In-System Sources and Probes IP (ISSP)。硬件测试脚本打开ISSP服务,读取和设置值。一个JTAG host被例化以访问 Avalon® memory-mapped interface。
设计示例的硬件流程:
- 使能数据包往返测量(packet round-trip measurement)。
- 执行确定性延迟测试流程。
- 将确定性延迟数据打印到det_latency.log文件。
- 根据profile 0 (24G RSFEC)对CPRI PHY Multirate IP DUT进行上电。
- 根据上电配置文件(power-up profile)对测试台变量进行初始化。这些变量是:
- cpri_speed:表示当前配置文件(profile)的速度。
- enable_rsfec:表示对当前配置文件(profile)是使能还是禁用RS-FEC。
- current_dr_profile:表示当前配置文件(profile)的ID。
- 执行动态重配置。
- 检查测试台错误标志(error flag)并确定测试台是通过了还是失败了。动态重配置流量测试之后,如果有任何错误,那么此错误标志被设为1。
若要进行自定义(customization)测试,您可以通过修改src或参数文件中的DR_TRANSITION数组变量对测试流程进行配置。profile ID被传递到Dynamic Reconfiguration IP以配置原定的动态重配置任务。
- DR_TRANSITION: 原定的动态重配置序列数组。此数组变量的大小决定了要执行的动态重配置的数量。
set DR_TRANSITION(0) "10G"
set DR_TRANSITION(1) " 4P9G"