仅对英特尔可见 — GUID： vpx1506467047825
Ixiasoft
5.3.1. Vendor Specific Capability Header Register（供应商指定功能头寄存器）
5.3.2. Vendor Specific Header Register（供应商指定头寄存器）
5.3.3. Intel Marker Register（标记符寄存器）
5.3.4. User Configurable Device/Board ID Register（用户可配置器件/电路板ID寄存器）
5.3.5. CvP Status Register（CvP状态寄存器）
5.3.6. CvP Mode Control Register（CvP模式控制寄存器）
5.3.7. CvP Data Registers（CvP数据寄存器）
5.3.8. CvP Programming Control Register（CvP编程控制寄存器）
5.3.9. CvP Credit Register（CvP信用寄存器）
仅对英特尔可见 — GUID： vpx1506467047825
Ixiasoft
6.1.1. 生成用于 Avalon® -ST Intel® Stratix® 10 Hard IP for PCI Express的Synthesis HDL文件
按照以下步骤生成已启用CvP的综合HDL文件：
- 打开 Intel® Quartus® Prime Pro Edition软件。
- Tools菜单中，点击 Platform Designer 。Open System窗口显现。
- 对于System，点击“+”并指定File Name以创建新的平台设计器系统。点击Create。
- System Contents选项卡上，删除默认显示的clock_in和reset_in组件。
- “IP Catalog”中，双击 Avalon® -ST Intel® Stratix® 10 Hard IP for PCI Express。显现新窗口。
- IP Settings选项卡上，为您的设计指定参数和选项。
- 在Example Designs选项上，选择Simulation选项以生成测试台（testbench）并选择Synthesis选项以生成硬件设计实例。
- 对于Generated file format，仅Verilog可用。
- 对于Target Development Kit，请选择所需电路板。
- 点击Generate Example Design按钮。 Select Example Design Directory对话框出现。点击OK。软件生成PCI Express参考设计的 Intel® Quartus® Prime工程文件。生成完成后点击Close。于是您的工程目录中创建一个实例设计pcie_s10_hip_ast_0_example_design。
- 点击Finish。关闭当前工程并开启生成的 PCI Express实例设计（pcie_example_design.qpf）。
- 添加所需的顶层设计以及其他所需模块完成CvP设计。而管脚约束已根据用户早前指定的目标开发套件正确完成分配。
或者，可从以下链接下载完整的 Intel® Stratix® 10 CvP初始化参考设计。
注： 当前版本的 Intel® Quartus® Prime软件中无CvP更新的参考设计可用。