仅对英特尔可见 — GUID: wlu1614202409846
Ixiasoft
2.4.5.1. ebfm_barwr处理过程
2.4.5.2. ebfm_barwr_imm处理过程
2.4.5.3. ebfm_barrd_wait处理过程
2.4.5.4. ebfm_barrd_nowt处理过程
2.4.5.5. ebfm_cfgwr_imm_wait处理过程
2.4.5.6. ebfm_cfgwr_imm_nowt处理过程
2.4.5.7. ebfm_cfgrd_wait处理过程
2.4.5.8. ebfm_cfgrd_nowt处理过程
2.4.5.9. BFM配置处理过程
2.4.5.10. BFM共享存储器访问过程
2.4.5.11. BFM日志和消息过程
2.4.5.12. Verilog HDL格式化函数
仅对英特尔可见 — GUID: wlu1614202409846
Ixiasoft
2.7. 运行设计实例
注: 在英特尔 Quartus Prime 23.1发布中,R-tile Avalon Streaming Intel FPGA IP for PCIe设计实例具有有限的硬件测试支持。可使用以下说明进行早期测试并按照要求的流程在英特尔Agilex® 7 I-Series FPGA Development Kit上运行该设计实例。
以下是您可以在R-tile Avalon® -ST PCIe设计实例中执行的测试操作:
操作 | 需要的BAR | 由R-tile Avalon® -ST IP for PCIe设计实例支持 | ||
---|---|---|---|---|
PIO | SR-IOV | 性能 | ||
0: Link test - 100 writes and reads(链路测试- 100次写和读) | 0 | 支持 | 支持 | 不支持 |
1: Write memory space(写存储器空间) | 0 | 支持 | 支持 | 不支持 |
2: Read memory space(都存储器空间) | 0 | 支持 | 支持 | 不支持 |
3: Write configuration space(写配置空间) | N/A | 支持 | 不支持 | 不支持 |
4: Read configuration space(读配置空间) | N/A | 支持 | 不支持 | 不支持 |
5: Change BAR(更换BAR) | N/A | 支持 | 支持 | 不支持 |
6: Change device(更换器件) | N/A | 支持 | 支持 | 不支持 |
7: Enable SR-IOV(使能SR-IOV) | N/A | 不支持 | 支持 | 不支持 |
8: Do a link test for every enabled virtual function belonging to the current device(对属于当前器件的每个已使能虚拟功能进行链接测试) | N/A | 不支持 | 支持 | 不支持 |
9: Perform DMA for Performance test(执行DMA进行性能测试) | N/A | 不支持 | 不支持 | 支持 |
注: 使用英特尔Agilex® 7 I-Series FPGA Development Kit时,设置PCIe REFCLK Select开关,以从PCIe Connector选择时钟。有关详细信息,请参阅 英特尔Agilex® 7 I-Series FPGA Development Kit User Guide。