仅对英特尔可见 — GUID: nik1410565018050
Ixiasoft
2.4.5.1. ebfm_barwr处理过程
2.4.5.2. ebfm_barwr_imm处理过程
2.4.5.3. ebfm_barrd_wait处理过程
2.4.5.4. ebfm_barrd_nowt处理过程
2.4.5.5. ebfm_cfgwr_imm_wait处理过程
2.4.5.6. ebfm_cfgwr_imm_nowt处理过程
2.4.5.7. ebfm_cfgrd_wait处理过程
2.4.5.8. ebfm_cfgrd_nowt处理过程
2.4.5.9. BFM配置处理过程
2.4.5.10. BFM共享存储器访问过程
2.4.5.11. BFM日志和消息过程
2.4.5.12. Verilog HDL格式化函数
仅对英特尔可见 — GUID: nik1410565018050
Ixiasoft
2.4.5.11.2. ebfm_log_stop_sim Verilog HDL函数
ebfm_log_stop_sim处理过程停止仿真。
位置 |
altrpcietb_bfm_log.v |
|
---|---|---|
Syntax(句法) |
Verilog HDL: return:=ebfm_log_stop_sim(success); |
|
Argument(自变量) |
success | 设置为1时,此过程通过一条指示成功完成(successful completion)的消息来停止仿真。该消息的前缀为SUCCESS。 否则,此过程通过一条指示未成功完成(unsuccessful completion)的消息来停止仿真。该消息的前缀为FAILURE。 |
Return(返回) |
Always 0(始终为0) |
此值仅应用于Verilog HDL函数。 |