PCI Express高性能参考设计

下载 PDF
ID 683541
日期 10/13/2015
Public
文档目录
文档目录 x
1. PCI Express高性能参考设计
1. PCI Express高性能参考设计 x
1.1. 了解PCI Express中的吞吐量 1.2. 参考设计所包含的要素 1.3. 参考设计的功能介绍 1.4. 硬件要求 1.5. 软件要求 1.6. 软件安装 1.7. 硬件安装 1.8. 运行应用软件 1.9. 附加Chaining DMA命令 1.10. 使用SignalTap II 1.11. 运行基准测试（Benchmarking ）结果 1.12. 文档修订历史
1.1. 了解PCI Express中的吞吐量 x
1.1.1. 协议开销 1.1.2. 用于后置写入的吞吐量 1.1.3. 用于读的吞吐量
1.3. 参考设计的功能介绍 x
1.3.1. 文件命名约定 1.3.2. 项目分层
1.7. 硬件安装 x
1.7.1. 使用.sof文件编程
1. PCI Express高性能参考设计

1.1.1. 协议开销

PCI Express Gen1和Gen2 IP内核使用8B/10B编码。数据的每字节被转换成一个10-bit数据代码，从而产生25%的开销。有效数据率也因此降低到2 Gbps或250 MBps每通道。

有效链路也传输Data Link Layer Packets (DLLPs)和Physical Layer Packets（PLPs）。PLP为4字节或1个dword并由SKP有序集组成。DLLP为2个dword并由ACK/NAK和流程控制DLLP组成。从Transaction Layer Packet （TLP）反向传输ACK和流程控制更新DLLP。如果链路正在传输和接收高带宽流量，DLLP活动会非常显著。DLLP和PLP减少用于TLP的有效带宽。TLP的格式表明开销（如果一个TLP）是7个dword。如果不包括可选的ECRC，开销为5个dword。

图 1. TLP格式

开销包含以下域：

  • 开始和结束框架符
  • 序列ID
  • TLP头（header）3个或4个dword长，
  • 链路循环冗余检查（LCRC）。

剩下的TLP包含0–1024个dword数据负载。

二级标题