PCI Express高性能参考设计

ID 683541
日期 10/13/2015
Public

1.3.1. 文件命名约定

下列表格显示的多种不同配置中都提供本参考设计。各配置中的该设计的文件名由级联以下变量创建而成:

<type>_<device_family>_<data_rate>_x<lanes>_<user_interface><datapath_width>

表 1.  参考设计Variation的命名约定
变量 缩写
Type hip 硬核IP实现
sip 软核IP实现
Device_family civgx Cyclone IV GX
cvgt Cyclone V GT
cvgx Cyclone V GX
aiigx Arria II GX
avgt Arria V GT
a10gx Arria 10 GX
sivgx Stratix IV GX
svgx Stratix V GX
Data_rate g1 Gen1
g2 Gen2
g3 Gen3
Lanes N/A 1,4,或8
User_interface avst Avalon® Streaming(Avalon-ST)
Datapath_width 64 64 bit接口到应用层
128 128 bit接口道应用层

例如,文件名hip_sivgx_g2_x8_avst128为以下配置指定一个参考设计:

  • Hard IP实现
  • Stratix IV GX device
  • Gen2
  • 8通道
  • Avalon-ST接口通过128接口到应用层。