PCI Express高性能参考设计

下载 PDF
ID 683541
日期 10/13/2015
Public
文档目录
文档目录 x
1. PCI Express高性能参考设计
1. PCI Express高性能参考设计 x
1.1. 了解PCI Express中的吞吐量 1.2. 参考设计所包含的要素 1.3. 参考设计的功能介绍 1.4. 硬件要求 1.5. 软件要求 1.6. 软件安装 1.7. 硬件安装 1.8. 运行应用软件 1.9. 附加Chaining DMA命令 1.10. 使用SignalTap II 1.11. 运行基准测试（Benchmarking ）结果 1.12. 文档修订历史
1.1. 了解PCI Express中的吞吐量 x
1.1.1. 协议开销 1.1.2. 用于后置写入的吞吐量 1.1.3. 用于读的吞吐量
1.3. 参考设计的功能介绍 x
1.3.1. 文件命名约定 1.3.2. 项目分层
1.7. 硬件安装 x
1.7.1. 使用.sof文件编程
1. PCI Express高性能参考设计

1.11. 运行基准测试（Benchmarking ）结果

下表罗列了使用本参考设计的Intel i7-3930K 3.8 GHz Sandy Bridge-E处理器通过Stratix V GX FPGA开发板进行x1，x4，和x8操作的运行情况。此表格通过以下参数表示平均吞吐量：
  • 100 KByte传输
  • 20次迭代
  • 256-byte负载
  • 最大512-byte读请求
  • 256-byte读完成
注： 请浏览以下网页了解关于PCI Express的其他可用参考设计以及应用笔记。
表 7.  Arria 10硬核IP for PCI Express性能
配置 DMA读（MB/sec） DMA写（MB/sec） 同步的DMA读/写（MB/sec） 理论化最大吞吐量（MB/sec）
DMA读（MB/sec） DMA写（MB/sec）
Gen3, X4 3362 3478 3270/2809 3710 3710
Gen2, X8 3337 3505 3227/2808 3710 3710
Gen1, X1 208 214 199/192 231 231
表 8.  Stratix V Hard IP for PCI Express性能- Intel i7-3930K处理器
配置 DMA读（MB/s） DMA写（MB/s） 同步DMA读/写（MB/s） 理论化的最大吞吐量（MB/s）
读 写
Gen3, x4 3324 3473 3212/2991 3710 3710
Gen2, x8 3326 3507 3267/2910 3710 3710
Gen2, x4 1704 1767 1653/1514 1855 1855
Gen2, x1 475 438 401/358 463 463
Gen1, x8 1676 1763 1647/1491 1855 1855
Gen1, x4 839 881 832/800 927 927
Gen1, x1 222 222 214/200 231 231
表 9.  Cyclone V Hard IP for PCI Express性能
配置 DMA读（MB/sec） DMA 写（MB/sec） 同步DMA读/写（MB/sec） 理论化最大吞吐量（MB/sec）
DMA读（MB/sec） DMA写（MB/sec）
Gen2, X4 1700 1762 1683/1485 1855 1855
Gen1, X4 832 882 849/801 927 927
Gen1, X1 222 225 220/209 231 231
表 10.  Arria V GT Hard IP for PCI Express性能
配置 DMA读（MB/sec） DMA写（MB/sec） 同步DMA读/写（MB/sec） 理论化最大吞吐量（MB/sec）
DMA读（MB/sec） DMA写（MB/sec）
Gen2, x4 1719 1784 1673/1450 1855 1855
Gen2, x1 446 451 439/421 463 463
Gen1, x8 1699 1782 1669/1461 1855 1855
Gen1, x4 865 892 806/802 927 927
Gen1, x1 222 225 220/209 231 231

以下列表罗列了使用Intel X58并采用本参考设计的开发板运行x8，x4，和x1操作的具体情况。此表格通过以下参数表示平均吞吐量：

  • 100 KByte传输
  • 20次迭代
  • 256-byte负载
  • 最大512- byte读请求
  • 256-byte读完成
表 11.  Stratix IV GX性能- Intel X58芯片组
配置 DMA读（MB/s） DMA写（MB/s） 同步DMA读/写（MB/s） 理论化最大吞吐量（MB/s）
读 写
硬核IP实现—Stratix IV GX
Gen2 x8，128-bit 3304 3434 2956/2955 3710 3710
Gen2 x4, 128-bit 1708 1783 1684/1484 1855 1855
Gen2 x4, 64-bit 1727 1775 1691/1631 1855 1855
Gen2 x1 448 450 438/425 463 463
Gen1 x8, 128-bit 1694 1778 1678/1480 1855 1855
Gen1 x8, 64-bit 1706 1778 1680/1628 1855 1855
Gen1 x4 875 890 855/815 927 927
Gen1 x1 224 225 219/211 231 231
软核IP实现—Stratix IV GX
Gen1 x4 873 890 854/811 927 927
Gen1 x1 222 225 219/209 231 231
表 12.  Arria II GX性能- Intel X58芯片组
配置 DMA读（MB/s） DMA写（MB/s） 同步DMA读/写（MB/s） 理论化最大吞吐量（MB/s）
硬核IP实现—Stratix IV GX
Gen1 x8, 128-bit 1497 1775 1210/1331 1855 1855
Gen1 x4, 64-bit 859 889 725/767 927 927
Gen1 x1, 64-bit 220 225 217/204 231 231
软核IP实现—Stratix IV GX
Gen1 x4, 64-bit 860 887 854/780 927 927
Gen1 x1, 64-bit 220 225 203/203 231 231
表 13.  Cyclone IV GX性能- Intel X58芯片组
配置 DMA读（MB/s） DMA写（MB/s） 同步DMA读/写（MB/s） 理论化最大吞吐量（MB/s）
软核IP实现—Stratix IV GX
Gen1 x1, 64-bit 220 225 217/203 231 231
二级标题