仅对英特尔可见 — GUID: bhc1410937261356
Ixiasoft
8. Arria V,Cyclone V和Stratix V器件的设计实例
每个设计实例提供的SDI II IP核都是可合成的。
注: 对于Arria 10设计实例,请参考SDI II IP核设计实例用户指导。
下图说明用于Arria V,Cyclone V和Stratix V器件的已生成设计实例实体和仿真测试台。该设计实例由视频码型生成器,收发器重配置控制器,重配置管理,环回路径和占用两个收发器通道的多个SDI块组成。
图 38. 设计实例实体核仿真测试台
图 39. HD-SDI Dual Link转换到3G-SDI(Level B)的设计实例和仿真测试台下图说明通过Convert HD-SDI dual link to 3G-SDI (level B)选项使能而生成HD-SDI双链路接收器时所生成的设计实例和仿真测试台。
图 40. 3G-SDI(Level B)转换成HD-SDI Dual Link的设计实例和仿真测试台下图说明通过Convert 3G-SDI (level B) to HD-SDI dual link选项使能而生成HD-SDI双链路接收器时所生成的设计实例和仿真测试台。