Intel® Stratix® 10收发器的使用

下载 PDF
ID 683086
日期 11/06/2017
Public
文档目录
文档目录 x
1. 收发器的布局 2. 瓦片(tile)体系结构约束 3. PCIe指南 4. 文件修订历史
1. 收发器的布局 x
1.1. L-Tile和H-Tile概述
1.1. L-Tile和H-Tile概述 x
1.1.1. PLL 1.1.2. 发送器时钟网络 1.1.3. GXT时钟网络 1.1.4. 校准
1.1.1. PLL x
1.1.1.1. ATX PLL 1.1.1.2. fPLL 1.1.1.3. CMU PLL
1.1.2. 发送器时钟网络 x
1.1.2.1. 绑定的收发器通道 — VCCR_GXB和VCCT_GXB的指南
2. 瓦片(tile)体系结构约束 x
2.1. 收发器通道布局 2.2. 不支持的动态重配置功能 2.3. Intel® Stratix® 10 L-Tile收发器到H-Tile收发器的迁移 2.4. 散热指南
2.1. 收发器通道布局 x
2.1.1. GX和GXT通道的可能组合 2.1.2. GX通道 2.1.3. GXT通道 2.1.4. L-Tile和H-Tile的参考时钟指南 2.1.5. PLL布局
2.1.1. GX和GXT通道的可能组合 x
2.1.1.1. H-Tile中GX和GXT通道的可能组合 2.1.1.2. L-Tile Production的GX和GXT通道的可能组合
2.1.2. GX通道 x
2.1.2.1. 非绑定GX通道 2.1.2.2. 绑定GX通道
2.1.5. PLL布局 x
2.1.5.1. ATX PLL间距要求 2.1.5.2. ATX PLL – fPLL间距要求 2.1.5.3. 驱动GXT通道时ATX PLL的使用模型 2.1.5.4. 单工通道合并 2.1.5.5. 使用PCIe的TX PLL限制
3. PCIe指南 x
3.1. PCIe Hard IP 3.2. PHY Interface for PCIe Express (PIPE)
3.1. PCIe Hard IP x
3.1.1. PCIe Hard IP的通道布局 3.1.2. PCIe Hard IP的PLL布局
3.2. PHY Interface for PCIe Express (PIPE) x
3.2.1. PIPE的通道布局 3.2.2. PIPE的PLL布局
1. 收发器的布局
2. 瓦片(tile)体系结构约束
3. PCIe指南
4. 文件修订历史

1.1.1. PLL

每个 Intel® Stratix® 10 L-Tile/H-Tile收发器bank包括下面的TX锁相环(PLL)：

  • 2个高级发送(ATX) PLL
  • 2个小数分频PLL (fPLL)
  • 2个时钟乘法器单元(CMU) PLL (位于每个bank的Channel 1和Channel 4)
表 1.  Stratix 10 L-Tile/H-Tile器件的发送PLL
PLL类型 特性
ATX PLL
  • 最佳抖动性能
  • 基于LC tank的电压控制振荡器(VCO)
  • 支持小数分频综合模式(仅在级联模式下)
  • 用于绑定和非绑定的通道配置
小数分频PLL (fPLL)
  • 基于VCO的环形振荡器
  • 支持小数分频综合模式
  • 用于绑定和非绑定的通道配置
时钟乘法器单元(CMU) PLL或通道PLL 1
  • 基于VCO的环形振荡器
  • 用作非绑定应用的额外时钟源

每个tile的TX PLL的总数：

  • 8个ATX PLL (每个bank有2个ATX PLL * 每个tile有4个bank)
  • 8个fPLL (每个bank有2个fPLL * 每个tile有4个bank)
  • 8个CMU PLL (每个bank有2个CMU PLL * 每个tile有4个bank)
图 2.  Intel® Stratix® 10 L-Tile/H-Tile的两个Bank中的Stratix 10 PLL和时钟网络ATX PLL、fPLL和CMU PLL可以驱动x1时钟网络来支持非绑定的收发器。ATX PLL和fPLL可以驱动x6时钟网络来支持bank中绑定的收发器。x6时钟网络可以驱动相邻bank上的x24时钟网络，使ATX PLL和fPLL能够支持多达24个绑定的收发器通道。收发器时钟网络部分详细介绍了x1、x6和x24时钟网络。
注： 关于CGB的更多信息，请参考 Intel® Stratix® 10 L-和H-Tile收发器PHY用户指南中的"PLL和时钟网络"章节。
相关信息
1 通道1和通道4的CMU PLL或通道PLL可用作发送PLL或时钟数据恢复(CDR)模块。所有其它通道(0、2、3和5)的通道PLL仅能用作CDR。
二级标题