仅对英特尔可见 — GUID: nik1398707138459
Ixiasoft
仅对英特尔可见 — GUID: nik1398707138459
Ixiasoft
5.2.2.1. RX Gearbox,RX Bitslip和极性反转
RX gearbox将PMA数据宽度改为PCS通道的较大总线宽度(Gearbox Expansion)。它支持不同的比率(PCS到PMA接口宽度:FPGA架构到PCS接口宽度),例如,32:66,40:66,32:67,32:64,40:40,32:32,64:64,67:64和66:64,并支持比特滑移功能。
当使能RX模块同步器或rx_bitslip对字边界进行移位时会用到RX bitslip。在RX模块同步器或rx_bitslip的bitslip信号的上升沿,字边界移动一个串行比特或者1UI。每个比特滑移从接收到的数据中删除最早接收到的比特。
接收器齿轮箱可以反转输入数据的极性。如果接收器信号在电路板或背板布局上反转,那么此功能很有用。通过Native PHY IP Parameter Editor使能极性反转。
数据有效生成逻辑(data valid generation logic)对于齿轮箱操作至关重要。每个数据模块都伴随有rx_enh_data_valid数据有效信号, 此信号“认证”模块是否有效。数据有效翻转码型(data valid toggling pattern)取决于数据宽度转换比率。例如,如果比率为66:40,那么在33个周期中,数据有效信号有20个周期处于高电平(或3个周期中大约2个周期保持高电平),并且该码型每33个rx_clkout RX低速并行时钟周期重复一次。