仅对英特尔可见 — GUID: jbr1414694395857
Ixiasoft
2.3.1. 运行Rapid Recompile
Rapid Recompile期间,Compiler尽可能重复使用早前综合和适配结果,且不重复处理未更改的设计块。使用Rapid Recompile可减少少量设计更改后的时序变化以及重新编译总时间。
图 56. Rapid Recompile
按照以下步骤运行Rapid Recompile:
- 初始编译之前,单击Assignments > Settings > Compiler Settings,并开启Enable Intermediate Fitter Snapshots。必须使能该选项以在后续操作中使用Rapid Recompile功能。
- 要在初始编译(或运行Fitter的Route阶段后)开始Rapid Recompile,请点击Processing > Start > Start Rapid Recompile。未完全重新编译情况下,Rapid Recompile可实现的设计更改类型,如下:
- 更改由Signal Tap Logic Analyzer分接的节点
- 更改组合式逻辑功能
- 更改状态机逻辑(例如,新状态,状态转换更改)
- 更改信号或总线延迟或添加流水线寄存器
- 更改加法器或乘法器系数
- 更改DSP,RAM或I/O的寄存器封装行为
- 删除多余逻辑
- 更改综合指令
- 点击Rapid Recompile Preservation Summary报告查看已保留编译结果百分比的详细信息。
图 57. 快速重编译保留内容摘要(Rapid Recompile Preservation Summary)