仅对英特尔可见 — GUID: jbr1443197819194
Ixiasoft
1.1. 编译概述
模块化Compiler支持仅运行需要的处理。每个Compiler模块在整个编译过程中运行特定功能。运行任何模块时,Compiler自动运行必要模块并在每个阶段生成详细报告。Compiler可在每个阶段后保留一张编译结果的“快照”。
编译过程 | 说明 |
---|---|
IP生成(IP Generation) | 确定工程中IP组件的状态和版本。报告需升级的旧IP。 |
分析&综合(Analysis & Synthesis) | 综合,优化,最小化并将设计逻辑映射到器件资源。经过"综合"的快照保留本阶段的结果。 分析&解析(Analysis & Elaboration)是分析&综合(Analysis & Synthesis)的其中一个阶段。此阶段检查设计文件和工程错误。 |
Fitter (Place & Route)(适配(布局和布线)) | 将设计的布局和布线分配给指定器件资源,同时遵守时序和布局约束。Fitter(适配)包括如下阶段:
|
快进时序收敛建议(Fast Forward Timing Closure Recommendations) | 生成详细报告,估算通过特定RTL修改可实现的性能增益。 |
时序分析(Timing Analysis) | 通过Timing Analyzer分析并验证所有设计逻辑的时序性能。 |
功耗分析(Power Analysis) | 估算器件功耗的可选模块。指定设计中每个I/O单元的电气标准和每个I/O标准的电路板走线模型。 |
编程文件生成工具(Assembler) | 将Fitter布局和布线约束转换为FPGA器件的编程图像。 |
EDA网表撰写程序(EDA Netlist Writer) | 生成用于其他EDA工具的输出文件。 |