时序分析器: Intel® Quartus® Prime软件中的集成&报告 (Chinese Timing Analyzer: Intel® Quartus® Prime Int. & Report) (OCDSW1117)

26 Minutes Online Course

Course Description

这是四部分在线课程的第三部分。时序收敛可能是FPGA设计中最困难和最耗时的工作之一。时序分析器 (英特尔 Quartus® Prime软件的一部分) 是一种简单易用的工具, 用于创建基于Synopsys®的设计约束(SDC)文件, 并生成详细的时序报告以缩短时序收敛的过程。培训的这一部分探讨了时序分析器如何适应完整的Intel Quartus的FPGA设计流程。您将学习如何将.SDC文件集成到设计流程中。您还将更详细地了解该工具的报告功能以及这些报告中提供的信息类型。

At Course Completion

You will be able to:

  • 将时序分析器工具应用到Intel Quartus Prime软件的设计流程中
  • 了解工具中可用的各种报告选项

Skills Required

  • 数字逻辑设计背景
  • 对 FPGA 基本设计流程的认识
  • 扎实的Intel Quartus 软件的使用经验

Follow-on Courses

Upon completing this course, we recommend the following courses (in no particular order):

Applicable Training Curriculum

This course is part of the following Intel FPGA training curriculum:

Class Schedule

Result Showing 1

LocationDatesPriceRegistration
On-lineAnytimeFreeRegister Now