L4 Watchdog Module Summary
| Module Instance | Base Address |
|---|---|
| l4wd0 | 0xFFD02000 |
| l4wd1 | 0xFFD03000 |
| Register Address Offset |
Bit Fields | |||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
|
0x0 |
31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
Reserved |
||||||||||||||||
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
Reserved |
rmod RW 0x1 |
wdt_en RW 0x0 |
||||||||||||||
|
0x4 |
31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
Reserved |
||||||||||||||||
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
Reserved |
top_init RW 0xF |
top RW 0xF |
||||||||||||||
|
0x8 |
31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
wdt_ccvr RO 0x7FFFFFFF |
||||||||||||||||
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
wdt_ccvr RO 0x7FFFFFFF |
||||||||||||||||
|
0xC |
31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
Reserved |
||||||||||||||||
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
Reserved |
wdt_crr WO 0x0 |
|||||||||||||||
|
0x10 |
31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
Reserved |
||||||||||||||||
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
Reserved |
wdt_stat RO 0x0 |
|||||||||||||||
|
0x14 |
31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
Reserved |
||||||||||||||||
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
Reserved |
wdt_eoi RO 0x0 |
|||||||||||||||
|
0xE4 |
31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
cp_wdt_user_top_max RO 0x0 |
||||||||||||||||
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
cp_wdt_user_top_max RO 0x0 |
||||||||||||||||
|
0xE8 |
31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
cp_wdt_user_top_init_max RO 0x0 |
||||||||||||||||
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
cp_wdt_user_top_init_max RO 0x0 |
||||||||||||||||
|
0xEC |
31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
cd_wdt_top_rst RO 0xFF |
||||||||||||||||
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
cd_wdt_top_rst RO 0xFF |
||||||||||||||||
|
0xF0 |
31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
cp_wdt_cnt_rst RO 0x7FFFFFFF |
||||||||||||||||
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
cp_wdt_cnt_rst RO 0x7FFFFFFF |
||||||||||||||||
|
0xF4 |
31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
Reserved |
cp_wdt_cnt_width RO 0x10 |
cp_wdt_dflt_top_init RO 0xF |
cp_wdt_dflt_top RO 0xF |
|||||||||||||
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
Reserved |
cp_wdt_dflt_rpl RO 0x0 |
cp_wdt_apb_data_width RO 0x2 |
cp_wdt_pause RO 0x0 |
cp_wdt_use_fix_top RO 0x1 |
cp_wdt_hc_top RO 0x0 |
cp_wdt_hc_rpl RO 0x1 |
cp_wdt_hc_rmod RO 0x0 |
cp_wdt_dual_top RO 0x1 |
cp_wdt_dflt_rmod RO 0x0 |
cp_wdt_always_en RO 0x0 |
||||||
|
0xF8 |
31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
wdt_comp_version RO 0x3130362A |
||||||||||||||||
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
wdt_comp_version RO 0x3130362A |
||||||||||||||||
|
0xFC |
31 | 30 | 29 | 28 | 27 | 26 | 25 | 24 | 23 | 22 | 21 | 20 | 19 | 18 | 17 | 16 |
wdt_comp_type RO 0x44570120 |
||||||||||||||||
| 15 | 14 | 13 | 12 | 11 | 10 | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | |
wdt_comp_type RO 0x44570120 |
||||||||||||||||