Intel FPGA Download Cable II用户指南

下载 PDF
ID 683719
日期 10/28/2016
Public
文档目录
文档目录 x
1. 设置Intel FPGA Download Cable II 2. Intel FPGA Download Cable II规范 A. 附加信息
1. 设置Intel FPGA Download Cable II x
1.1. 受支持的器件和系统 1.2. 电源要求 1.3. 软件要求和支持 1.4. 安装Intel FPGA Download Cable II进行配置和编程 1.5. 在Windows 7/8系统上安装 Intel FPGA Download Cable II驱动程序 1.6. 在Linux系统上安装Intel FPGA Download Cable II驱动程序 1.7. 在Windows XP系统上安装Intel FPGA Download Cable II驱动程序 1.8. 使用Quartus Prime软件设置Intel FPGA Download Cable II硬件
2. Intel FPGA Download Cable II规范 x
2.1. 电压要求 2.2. 电缆到电路板连接(Cable-to-Board Connection) 2.3. Intel FPGA Download Cable II插头连接 2.4. 10针母插头信号名称和编程模式 2.5. 电路板头连接 2.6. 操作条件 2.7. JTAG时序约束和波形 2.8. 更改TCK频率
A. 附加信息 x
3.1. 文档修订历史 A.2. 认证声明
A.2. 认证声明 x
A.2.1. RoHS Compliance A.2.2. USB 2.0认证 A.2.3. CE EMI一致性提醒
1. 设置Intel FPGA Download Cable II
2. Intel FPGA Download Cable II规范
A. 附加信息

2.4. 10针母插头信号名称和编程模式

表 3.  10针母插头信号名称和编程模式
针(管脚) Active Serial (AS) Mode Passive Serial (PS) Mode JTAG Mode
信号名称 说明 信号名称 说明 信号名称 说明
1 DCLK 时钟信号 DCLK 时钟信号 TCK 时钟信号
2 GND 信号接地 GND 信号接地 GND 信号接地
3 CONF_DONE 配置完成 CONF_DONE 配置完成 TDO 配置完成
4 VCC(TRGT) 目标电源 VCC(TRGT) 目标电源 VCC(TRGT) 目标电源
5 nCONFIG 配置控制 nCONFIG 配置控制 TMS 配置控制
6 nCE Cyclone芯片使能 - Cyclone芯片使能 PROC_RST 1 Cyclone芯片使能
7 DATAOUT 主动串行数据输出 nSTATUS 主动串行数据输出 - 主动串行数据输出
8 nCS 串行配置器件芯片选择 - 串行配置器件芯片选择 - 串行配置器件芯片选择
9 ASDI 主动串行数据输入 DATA0 主动串行数据输入 TDI 主动串行数据输入
10 GND 信号接地 GND 信号接地 GND 信号接地
注：

在JTAG模式中，当ARM DS-5 debugger提示时，PROC_RST管脚能用于触发HPS模块的热复位。PROC_RST为低电平有效信号，而非集电极开路管脚。因此，不建议直接将PROC_RST连接到HPS_nRST。您应该将此管脚连接到诸如MAX V CPLD辅助器件，并使用该器件管理HPS的复位网络。

1 对JTAG模式下的硬核处理器复位使用pin 6。
二级标题