Intel® Stratix® 10 GX FPGA开发套件用户指南

下载 PDF
ID 683674
日期 7/20/2018
Public
文档目录
文档目录 x
1. 概述 2. 入门 3. 开发板设置 4. 电路板组件 5. 系统电源 6. 电路板测试系统(Board Test System) A. 附加信息 B. 修订历史
1. 概述 x
1.1. 开发板描述 1.2. 建议的操作条件 1.3. 处理电路板
2. 入门 x
2.1. 安装Quartus Prime软件 2.2. 开发板包 2.3. 安装USB-Blaster Driver
2.1. 安装Quartus Prime软件 x
2.1.1. 激活许可
3. 开发板设置 x
3.1. 对开发板供电 3.2. 默认的开关和跳线设置 3.3. 出厂复位(Factory Reset)
4. 电路板组件 x
4.1. 电路板概述 4.2. MAX V CPLD系统控制器 4.3. FPGA配置 4.4. 状态单元 4.5. 用户输入-输出(Input-Output)组件 4.6. 组件和接口 4.7. 时钟电路 4.8. 储存器 4.9. 子卡
4.5. 用户输入-输出(Input-Output)组件 x
4.5.1. 用户定义的按钮 4.5.2. 用户定义的DIP开关 4.5.3. 用户定义的LED
4.6. 组件和接口 x
4.6.1. PCI Express 4.6.2. 10/100/1000 Ethernet PHY 4.6.3. HiLo外部存储器接口 4.6.4. FMC 4.6.5. QSFP 4.6.6. I2C 4.6.7. DisplayPort 4.6.8. SDI视频输入/输出端口
4.7. 时钟电路 x
4.7.1. 板载振荡器 4.7.2. 板外时钟I/O
4.8. 储存器 x
4.8.1. Flash 4.8.2. 使用Quartus Programmer对闪存进行编程
4.9. 子卡 x
4.9.1. 外部存储器接口
4.9.1. 外部存储器接口 x
4.9.1.1. DDR3L 4.9.1.2. DDR4 4.9.1.3. RLDRAM3 4.9.1.4. QDR-IV 4.9.1.5. FMC环回卡
5. 系统电源 x
5.1. 电源指南 5.2. 配电系统 5.3. 功率测量(Power Measurement) 5.4. 热限制和保护
6. 电路板测试系统(Board Test System) x
6.1. 电路板的准备 6.2. 运行Board Test System 6.3. 使用Board Test System
6.3. 使用Board Test System x
6.3.1. 配置菜单(Configure Menu) 6.3.2. System Info选项卡 6.3.3. GPIO选项卡 6.3.4. Flash选项卡 6.3.5. XCVR选项卡 6.3.6. PCIe选项卡 6.3.7. FMC选项卡 6.3.8. DDR3选项卡 6.3.9. DDR4选项卡 6.3.10. 功耗监视器(Power Monitor) 6.3.11. 时钟控制器(Clock Controller)
A. 附加信息 x
A.1. 安全和监管信息 A.2. 合规性与一致性声明
A.1. 安全和监管信息 x
A.1.1. 安全警告 A.1.2. 安全注意事项
B. 修订历史 x
B.1. 用户指南的修订历史
1. 概述
2. 入门
3. 开发板设置
4. 电路板组件
5. 系统电源
6. 电路板测试系统(Board Test System)
A. 附加信息
B. 修订历史

4.6.8. SDI视频输入/输出端口

Intel® Stratix® 10 GX FPGA开发板包括一个SDI端口，由M23428G-33电缆驱动器和M23544G-14电缆均衡器组成。Macom的PHY器件连接到单端HDBNC连接器。

电缆驱动器支持从125 Mbps到11.88 Gbps的操作。控制信号允许用于SD和HD模式选择以及器件使能。该器件可由148.5 MHz压控晶体振荡器(VCXO)提供时钟，并通过使用连接到VCXO的UP和DN电压控制线与50 ppm以内的输入信号相匹配。

表 27.  SD和HD输入的SDI视频输出标准
SD_HD输入 支持的输出标准 上升时间
0 SMPTE 424M, SMPTE 292M 更快
1 SMPTE 259M 更慢
表 28.  SDI视频输出接口管脚分配，图解信号名称和功能
电路板参考 图解信号名称 FPGA管脚编号 I/O标准
U20.9 SDI_SD_HDn AY40 1.8V
U20.5 SDI_TX_RESET – –
U20.1 SDI_TXCAP_N G46 1.4V PCML
U20.16 SDI_TXCAP_P G47 1.4V PCML
U20.10 SDI_TXDRV_N – –
U20.11 SDI_TXDRV_P – –

电缆均衡器支持270 Mbit SD，1.5 Gbit HD以及3.0，6.0和11.88 Gbit dual-link HD模式的操作。控制信号允许旁路或禁用此器件以及载波检测或自动静音信号接口。

表 29.  SDI电缆均衡器长度
电缆类型 数据速率(Mbps) 最大电缆长度(m)
Belden 1694A 270 400
Belden 1694A 1485 140
Belden 1694A 2970 120
表 30.  SDI视频输入接口管脚分配，图解信号名称和功能
电路板参考 图解信号名称 FPGA管脚编号 I/O标准
U21.10 MF0_BYPASS BA40 1.8V
U21.19 MF1_AUTO_SLEEP BA39 1.8V
U21.21 MF2_MUTE BB39 1.8V
U21.22 MF3_XSD – –
U21.6 MODE_SEL – –
U21.11 MUTEREF – –
U21.4 SDI_EQIN_N1 – –
U21.3 SDI_EQIN_P1 – –
U21.14 SDO_N/SDI_RX_N G42 1.4V PCML
U21.15 SDO_P/SDI_RX_P G43 1.4V PCML
二级标题