英特尔® Agilex™ 7 FPGA和SoC器件概述

下载 PDF
ID 683458
日期 1/10/2023
Public
文档目录
文档目录 x
1. 英特尔 Agilex 7 FPGA和SoC的概述 2. 英特尔 Agilex 7 FPGA和SoC系列规划 3. 第二代英特尔 Hyperflex 内核架构 4. 英特尔 Agilex 7 FPGA和SoC中的自适应逻辑模块 5. 英特尔 Agilex 7 FPGA和SoC中的内部嵌入式存储器 6. 英特尔 Agilex 7 FPGA和SoC中的精度可调DSP 7. 英特尔 Agilex 7 FPGA和SoC中的内核时钟网络 8. 英特尔 Agilex 7 FPGA和SoC中的通用I/O 9. 英特尔 Agilex 7 FPGA和SoC中的I/O PLL 10. 英特尔 Agilex 7 FPGA和SoC中的外部存储器接口 11. 英特尔 Agilex 7 SoC中的硬核处理器系统 12. 英特尔 Agilex 7 FPGA和SoC中的异构3D SiP收发器 13. 英特尔 Agilex 7 FPGA和SoC M系列中的异构3D堆栈式HBM2E DRAM存储器 14. 英特尔 Agilex 7 FPGA和SoC F系列和I系列中的高性能加密模块 15. 英特尔 Agilex 7 FPGA和SoC的使用 PCIe* 通过协议配置 16. 英特尔 Agilex 7 FPGA和SoC中的器件配置和SDM 17. 英特尔 Agilex 7 FPGA和SoC的部分和动态配置 18. 英特尔 Agilex 7 FPGA和SoC的器件安全性 19. 英特尔 Agilex 7 FPGA和SoC中的SEU错误检测和纠正 20. 英特尔 Agilex 7 FPGA和SoC的电源管理 21. 用于英特尔 Agilex 7 FPGA和SoC的英特尔 软件和工具 22. 英特尔 Agilex 7 FPGA和SoC器件概述的修订历史
1. 英特尔 Agilex 7 FPGA和SoC的概述 x
1.1. 英特尔 Agilex 7 FPGA和SoC中的主要功能和创新 1.2. 英特尔 Agilex 7 FPGA和SoC结构图 1.3. 英特尔 Agilex 7 FPGA和SoC特性汇总 1.4. 英特尔 Agilex 7 SoC的额外功能
2. 英特尔 Agilex 7 FPGA和SoC系列规划 x
2.1. 英特尔 Agilex 7 FPGA和SoC F系列 2.2. 英特尔 Agilex 7 FPGA和SoC I系列 2.3. 英特尔 Agilex 7 FPGA和SoC M系列 2.4. 可用选项
10. 英特尔 Agilex 7 FPGA和SoC中的外部存储器接口 x
10.1. 外部存储器接口性能 10.2. 硬核储存控制器的特性
12. 英特尔 Agilex 7 FPGA和SoC中的异构3D SiP收发器 x
12.1. E-Tile收发器 12.2. P-Tile收发器 12.3. F-Tile收发器 12.4. R-Tile收发器
12.1. E-Tile收发器 x
12.1.1. E-Tile收发器中的PMA特性 12.1.2. E-Tile收发器中的PCS特性
1. 英特尔 Agilex 7 FPGA和SoC的概述
2. 英特尔 Agilex 7 FPGA和SoC系列规划
3. 第二代英特尔 Hyperflex 内核架构
4. 英特尔 Agilex 7 FPGA和SoC中的自适应逻辑模块
5. 英特尔 Agilex 7 FPGA和SoC中的内部嵌入式存储器
6. 英特尔 Agilex 7 FPGA和SoC中的精度可调DSP
7. 英特尔 Agilex 7 FPGA和SoC中的内核时钟网络
8. 英特尔 Agilex 7 FPGA和SoC中的通用I/O
9. 英特尔 Agilex 7 FPGA和SoC中的I/O PLL
10. 英特尔 Agilex 7 FPGA和SoC中的外部存储器接口
11. 英特尔 Agilex 7 SoC中的硬核处理器系统
12. 英特尔 Agilex 7 FPGA和SoC中的异构3D SiP收发器
13. 英特尔 Agilex 7 FPGA和SoC M系列中的异构3D堆栈式HBM2E DRAM存储器
14. 英特尔 Agilex 7 FPGA和SoC F系列和I系列中的高性能加密模块
15. 英特尔 Agilex 7 FPGA和SoC的使用 PCIe* 通过协议配置
16. 英特尔 Agilex 7 FPGA和SoC中的器件配置和SDM
17. 英特尔 Agilex 7 FPGA和SoC的部分和动态配置
18. 英特尔 Agilex 7 FPGA和SoC的器件安全性
19. 英特尔 Agilex 7 FPGA和SoC中的SEU错误检测和纠正
20. 英特尔 Agilex 7 FPGA和SoC的电源管理
21. 用于英特尔 Agilex 7 FPGA和SoC的英特尔 软件和工具
22. 英特尔 Agilex 7 FPGA和SoC器件概述的修订历史

2.1. 英特尔 Agilex 7 FPGA和SoC F系列

表 4.  F系列FPGA器件系列规划—内核特性此表中的值是最大资源或性能。
器件

逻辑单元

 自适应逻辑模块 eSRAM M20K

MLAB

 DSP 加密模块
数量 容量(Mb) 数量

容量(Mb)

 数量 容量(Mb) 数量 18×19乘法器
AGF 006 573,480 194,400 — — 2,844 56 9,720 6 1,640 3,280 —
AGF 008 764,640 259,200 — — 3,792 74 12,960 8 2,296 4,592 —
AGF 012 1,178,525 399,500 2 36 5,900 115 19,975 12 3,743 7,486 —
AGF 014 1,437,240 487,200 2 36 7,110 139 24,360 15 4,510 9,020 —
AGF 019 1,918,975 650,500 1 18 8,500 166 35,525 20 1,354 2,708 2
AGF 023 2,308,080 782,400 1 18 10,464 204 39,120 24 1,640 3,280 2
AGF 022 2,208,075 748,500 — — 10,900 212 37,425 23 6,250 12,500 —
AGF 027 2,692,760 912,800 — — 13,272 259 45,640 28 8,528 17,056 —
表 5.  F系列FPGA器件系列规划—收发器和HPS此表中的值为最大资源或性能。
器件 F-Tile P-Tile E-Tile

HPS选项

FGT收发器通道5

Ethernet模块

6

PCIe* 控制器

7

PCIe* 控制器

7

收发器

通道8

Ethernet模块

9

32 Gbps

NRZ

58 Gbps

PAM4

28.9 Gbps

NRZ

58 Gbps

PAM4
AGF 006 32

24

 2 2 — — — — Yes
AGF 008 32

24

 2 2 — — — — Yes
AGF 012 32

24

 2 2 1 16

8

 4 Yes
AGF 014 32

24

 2 2 1 16

8

 4 Yes
AGF 019 64

48

 4 4 2 24

12

 4 Yes
AGF 023 64

48

 4 4 2 24

12

 4 Yes
AGF 022 64

48

 4 4 2 24

12

 4 Yes
AGF 027 64

48

 4 4 2 24

12

 4 Yes
表 6.  包含F-Tile的F系列FPGA封装读表示例：在AGF 006的1546A封装中，有384个GPIO，其中192个是LVDS。有两个F-Tile，最多支持总共32× 32 Gbps NRZ或者24× 58 Gbps PAM4。
器件 封装

(网格阵列：六角形)
1546A

(37.5 mm × 34 mm)

0.92 mm pitch

2340A

(45 mm × 42 mm)

0.92 mm pitch

3184C

(56 mm × 45 mm)

0.92 mm pitch

GPIO LVDS F-Tile ×2 GPIO LVDS F-Tile ×2 GPIO LVDS F-Tile ×4

32 Gbps

NRZ

58 Gbps

PAM4

32 Gbps

NRZ

58 Gbps

PAM4

32 Gbps

NRZ

58 Gbps

PAM4
AGF 006 384 192 32 24 576 288 32 24 — — — —
AGF 008 384 192 32 24 576 288 32 24 — — — —
AGF 012 — — — — 744 372 32 24 — — — —
AGF 014 — — — — 744 372 32 24 — — — —
AGF 019 — — — — 480 240 32 24 480 240 64 48
AGF 023 — — — — 480 240 32 24 480 240 64 48
AGF 022 — — — — 744 372 32 24 720 360 64 48
AGF 027 — — — — 744 372 32 24 720 360 64 48
表 7.  包含P-Tile和E-Tile的F系列FPGA封装读表示例：在AGF 019的封装2581A中，有480个GPIO，其中240个是LVDS。有一个E-Tile支持最大24× 28.9 Gbps NRZ或者12× 58 Gbps PAM4。有两个P-Tile支持每个通道高达16 Gbps上的最大总共32× PCIe* 。
器件 封装

(网格阵列：六角形)
2486A

(55 mm × 42.5 mm)

1.0 mm pitch

2581A

(52.5 mm × 40.5 mm)

0.92 mm or 0.94 mm pitch

GPIO LVDS E-Tile ×1 P-Tile ×1 GPIO LVDS E-Tile ×1 P-Tile ×2

28.9 Gbps

NRZ

58 Gbps

PAM4

16 Gbps

PCIe*

28.9 Gbps

NRZ

58 Gbps

PAM4

16 Gbps

PCIe*

AGF 006 — — — — — — — — — —
AGF 008 — — — — — — — — — —
AGF 012 768 384 16 8 16 — — — — —
AGF 014 768 384 16 8 16 — — — — —
AGF 019 — — — — — 480 240 24 12 32
AGF 023 — — — — — 480 240 24 12 32
AGF 022 — — — — — 624 312 24 12 32
AGF 027 — — — — — 624 312 24 12 32
5 最大数量的高达32 Gbps的F-Tile通用收发器(FGT) RS和KP FEC NRZ或者高达58 Gbps的PAM4。
6 最大数量的10, 25, 40, 50, 100, 200或400 GbE MAC和FEC硬核IP模块。
7 最大数量的 PCIe* 硬核IP模块( PCIe* 4.0 ×16)或者可分叉的两个 PCIe* 4.0 ×8 (EP)或者四个 PCIe* 4.0 ×4 (RP)。
8 最大数量的高达28.9 Gbps的RS和KP FEC NRZ或者高达58 Gbps的PAM4。
9 最大数量的100 GbE MAC和FEC硬核IP模块
二级标题