仅对英特尔可见 — GUID: sam1403479640660
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403479640660
Ixiasoft
5.4.6. 指南: VREF管脚限制
Cyclone® V 器件中,请参考以下VREF管脚指南:
- 不可将共享VREF管脚分配用作LVDS或者外部存储器接口管脚。
- SSTL、HSTL和HSUL I/O标准不支持共享VREF管脚。例如,如果特定的B1p或者B1n管脚共享VREF管脚,则相应的B1p/B1n管脚对不支持LVDS发送器。
- 使用共享VREF管脚确定您系统的FMAX时,必须使用电路板设计进行信号完整性分析。
了解有关VREF管脚电容的详细信息,请参阅器件数据表。
相关信息