仅对英特尔可见 — GUID: sam1403477832519
Ixiasoft
5.1. Cyclone® V器件中每个封装的I/O资源
5.2. Cyclone® V器件的I/O纵向移植
5.3. Cyclone® V器件中的I/O标准支持
5.4. Cyclone® V器件的I/O设计指南
5.5. Cyclone® V器件中I/O Bank的位置
5.6. Cyclone® V器件中的I/O Bank组
5.7. Cyclone® V器件中的I/O单元结构
5.8. Cyclone® V器件中的可编程IOE特性
5.9. Cyclone® V器件中的片上I/O匹配
5.10. Cyclone® V器件的外部I/O匹配
5.11. 专用高速电路
5.12. Cyclone® V器件中的差分发送器
5.13. Cyclone® V器件中的差分接收器
5.14. 源同步时序预算
5.15. Cyclone® V器件中的I/O特性修订历史
仅对英特尔可见 — GUID: sam1403477832519
Ixiasoft
5.10.2.1. 差分HSTL,SSTL和HSUL匹配
差分HSTL、SSTL和HSUL输入使用LVDS差分输入缓冲。仅在I/O标准是LVDS时,才有RD支持。
差分HSTL、SSTL和HSUL输出不是真差分输出。这些I/O标准使用两个单端输出,其中第二个输出编程为反向输出。
图 93. 差分SSTL I/O标准匹配该图显示了 Cyclone® V器件上差分SSTL I/O匹配的详细内容。
图 94. 差分HSTL I/O标准匹配该图显示了 Cyclone® V器件上Differential HSTL I/O标准匹配的详细内容。