Quando si utilizza l'IP del client di cassette postali seriali Intel® Stratix® 10, si osserveranno dati errati inviati al flash quando si inviano dati utilizzando il WRITEDATA_0 e WRITEDATA_1 registro. Questo perché l'ordinazione dei byte è in formato little-endian. Ciò equivale all'esecuzione di operazioni di lettura dei dati.
In base al protocollo di interfaccia SPI, il bit più significativo (MSB) viene inviato o ricevuto quando i dati vengono trasmessi. Quindi ogni byte verrà archiviato dal bit meno significativo (LSB) all'MSB del READDATA_0, READDATA_1, WRITEDATA_0 e WRITEDATA_1. In altre parole, i dati nel registro trasmetteranno il byte LSB al byte MSB del registro dati di lettura o scrittura.
Per risolvere il problema, è necessario annullare l'ordinazione dei byte dei dati a 4 byte sul WRITEDATA_0 o WRITEDATA_1 registro
Ad esempio, 4 byte di dati "0x11223344" sono in realtà "0x44332211".