GITS0 Address Map

Contains registers with the GITS0 prefix.


Module Instance	Base Address	End Address
`i_aps_gic__gic_axi4_slave__1d000000__GITS0`	`0x1D040000`	`0x1D04FFFF`


Register	Offset	Width	Access	Reset Value	Description
`GITS0_CTLR`	`0x0`	`32`	`RW`	`0x80000000`	GITS0_CTLR
`GITS0_IIDR`	`0x4`	`32`	`RO`	`0x0201743B`	GITS0_IIDR
`GITS0_TYPER`	`0x8`	`64`	`RO`	`0x0000000000000000`	GITS0_TYPER
`GITS0_FCTLR`	`0x20`	`32`	`RW`	`0x00000000`	GITS0_FCTLR
`GITS0_OPR`	`0x28`	`64`	`RW`	`0x0000000000000000`	GITS0_OPR
`GITS0_OPSR`	`0x30`	`64`	`RO`	`0x0000000000000000`	GITS0_OPSR
`GITS0_CBASER`	`0x80`	`64`	`RW`	`0x0000000000000000`	GITS0_CBASER
`GITS0_CWRITER`	`0x88`	`64`	`RW`	`0x0000000000000000`	GITS0_CWRITER
`GITS0_CREADR`	`0x90`	`64`	`RO`	`0x0000000000000000`	GITS0_CREADR
`GITS0_BASER0`	`0x100`	`64`	`RW`	`0x0000000000000000`	GITS0_BASER0
`GITS0_BASER1`	`0x108`	`64`	`RW`	`0x0000000000000000`	GITS0_BASER1
`GITS0_CFGID`	`0xF000`	`32`	`RO`	`0x74372000`	GITS0_CFGID
`GITS0_PIDR4`	`0xFFD0`	`32`	`RO`	`0x00000044`	GITS0_PIDR4
`GITS0_PIDR5`	`0xFFD4`	`32`	`RO`	`0x00000000`	GITS0_PIDR5
`GITS0_PIDR6`	`0xFFD8`	`32`	`RO`	`0x00000000`	GITS0_PIDR6
`GITS0_PIDR7`	`0xFFDC`	`32`	`RO`	`0x00000000`	GITS0_PIDR7
`GITS0_PIDR0`	`0xFFE0`	`32`	`RO`	`0x00000094`	GITS0_PIDR0
`GITS0_PIDR1`	`0xFFE4`	`32`	`RO`	`0x000000B4`	GITS0_PIDR1
`GITS0_PIDR2`	`0xFFE8`	`32`	`RO`	`0x0000003B`	GITS0_PIDR2
`GITS0_PIDR3`	`0xFFEC`	`32`	`RO`	`0x00000000`	GITS0_PIDR3
`GITS0_CIDR0`	`0xFFF0`	`32`	`RO`	`0x0000000D`	GITS0_CIDR0
`GITS0_CIDR1`	`0xFFF4`	`32`	`RO`	`0x000000F0`	GITS0_CIDR1
`GITS0_CIDR2`	`0xFFF8`	`32`	`RO`	`0x00000005`	GITS0_CIDR2
`GITS0_CIDR3`	`0xFFFC`	`32`	`RO`	`0x000000B1`	GITS0_CIDR3