文章 ID: 000086127 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

在 Altera PLL 宏功能中实施分段式 PLL 时,通道间距字段的目的是什么?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

PLL 的通道间距定义为合成输出频率的令人所需的精度,如在输出分压器效应之前测量。

此字段可在 Altera 中进行编辑® 选择分数模式时 PLL 超级功能。空间的精细化是相位频率探测器 (PFD) 频率 (fPFD) 和 Delta-Sigma-Modulator (DSM) 分辨率的功能。 
例如,对于 24 位 DSM fPLL,此通道间距的 fPFD/(2^24)最低值。

在应用或使用该功能方面,如果您要合成 300MHz 输出时钟并需要 100ppm 或更高精度,这会转化为 30KHz 或更小的通道间距要求,即您将进入超级功能。

请注意,在分段式模式中,通道间距和循环性能之间存在权衡。一般指南是使用应用程序可接受的最大通道间距,这将为循环提供最佳的抖动性能和最快的锁定时间。

相关产品

本文适用于 14 产品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。