文章 ID: 000085417 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

我可以在 Stratix V、Arria V 和 Cyclone V 设备中使用 INPUT_TERMINATION .qsf 分配将片上终端 (OCT) 分配给收发器 REFCLK 或收发器 IO 引脚吗?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

您无法使用INPUT_TERMINATION分配将片上终端 (OCT) 分配到 Stratix® V、Arria® V 和 Cyclone® V 设备上的收发器引脚。相反,您必须使用以下 qsf 分配之一:

XCVR_GT_IO_PIN_TERMINATION(Stratix V GT 收发器 IO 引脚 ony)

XCVR_IO_PIN_TERMINATION(收发器 IO 引脚)

XCVR_REFCLK_PIN_TERMINATION(REFCLK 引脚)

请参阅 Altera收发器 PHY IP 核用户指南 (PDF) 有关如何使用这些作业的更多信息。
请注意,如果您在收发器引脚上使用INPUT_TERMINATION分配,Quartus® II 软件将忽略它,并将默认终止选项分配给这些引脚。

相关产品

本文适用于 11 产品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。