文章 ID: 000085291 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么在 Cyclone III 设备的 RTL 模拟中动态相移分辨率不匹配?

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    使用 VHDL 时,RTL 模拟 Cyclone® III 设备的动态相位功能存在问题。 RTL 模拟中显示的相位步骤可能与预期的相移不符。 相移分辨率是确定性的,是 VCO 周期的 1/8 次。

    此问题从 9.1 开始影响 Quartus® II 软件版本。

    此问题不影响 VHDL 门级模拟、Verilog RTL 仿真或 Verilog 门级仿真。

    解决方法

    要解决此问题,您可以在 ALTPLL MegaWi™插件管理器中 使用 \'Advanced\' PLL 参数选项打开 创建输出文件 。 此选项位于超级功能的"输入/锁定"页面上。 有关此选项的更多信息,请参阅 ALTPLL 宏功能用户指南 (PDF).

    相关产品

    本文适用于 2 产品

    Cyclone® III LS FPGA
    Cyclone® III FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。