1.2.1. 参数设置
本参考设计中使用的Hard IP for PCI Express variant支持256-byte最大负载量。下表罗列了全部参数的值。
| 参数 |
值 |
|---|---|
| Number of lanes（通道数） |
Arria®10 和 Stratix®V ：x8 Arria V and Cyclone V® ：x4 |
| Lane rate （通道速度） |
Arria® 10 and Stratix®V ：Gen3 Arria V和 Cyclone V® ：Gen2 |
| RX buffer credit allocation – performance for received request （RX缓存信用分配—执行已接收请求） |
低 |
| Reference clock frequency（参考时钟频率） |
100 MHz |
| Enable configuration via the PCIe link（使能配置通过PCIe链路） |
禁用 |
| Use ATX PLL（使用ATX PLL） |
禁用 |
| 参数 |
值 |
|---|---|
| BAR0 Type |
64-bit prefetchable memory（64-bit预可取存储器） |
| BAR0 Size |
64KB – 16 bits |
| BAR4 Type | 64-bit prefetchable（64-bit预可取） |
| BAR4 size | 64 KB – 16 bits |
| BAR1-3，BAR5 |
禁用 |
| 参数 |
Value |
|---|---|
| Vendor ID（供应商ID） |
0x00001172 |
| Device ID（器件ID） |
0x0000E003 |
| Revision ID（版本ID） |
0x00000001 |
| Class Code（等级代码） |
0x00000000 |
| Subsystem Vendor ID（子系统供应商ID） |
0x00000000 |
| Subsystem Device ID（子系统器件ID） |
0x00002861 |
| 参数 |
值 |
|---|---|
| Maximum payload size（最大负载量） |
256 Bytes |
| Completion timeout range（完成超时范围） |
ABCD |
| Implement Completion Timeout Disable（实现完成超时禁用） |
使能 |
| 参数 |
值 |
|---|---|
| Advanced error reporting (AER) （高级错误报告） |
禁用 |
| ECRC checking（ECRC检查） |
禁用 |
| ECRC generation（ECRC生成） |
禁用 |
| 参数 |
值 |
|---|---|
| Link port number（链路端口号） |
1 |
| Slot clock configuration（插槽时钟配置） |
使能 |
| 参数 |
值 |
|---|---|
| Number of MSI messages requested（已请求的MSI消息数） |
1 |
| Implement MSI-X（实现MSI-X） |
禁用 |
| Table size（列表大小） |
0 |
| Table offset（列表偏移） |
0x0000000000000000 |
| Table BAR indicator（列表BAR指示器） |
0 |
| Pending bit array (PBA) offset（未决位阵列（PBA）偏移） |
0x0000000000000000 |
| PBA BAR Indicator（PBA BAR指示器） |
0 |
| 参数 |
值 |
|---|---|
| Endpoint L0s acceptable latency（端点L0s可接受延迟） |
Maximum of 64 ns（最长64 ns） |
| Endpoint L1 acceptable latency（端点L1可接受延迟） |
Maximum of 1 us（最长1 us） |
| 参数 |
值 |
|---|---|
| Address width of accessible PCIe memory space（可访问PCIe存储空间的地址宽度） |
32 |
Quartus® Prime设置
参考设计包中的.qar文件包含由参数指定用于本设计的合成，布局布线和时序分析设置。