仅对英特尔可见 — GUID: jbr1459270419094
Ixiasoft
2.2.4.1. 布局时钟网络
Interface Planner使您能够可视化和布局时钟网络。对于 Intel® Arria® 10和 Intel® Cyclone® 10 GX器件,您可以在Plan选项卡中定位,高亮显示和编辑时钟单元的类型。
注: Intel® Stratix® 10器件系列不支持Interface Planner中的Clocking过滤器。对于 Intel® Stratix® 10设计,请使用Autoplace Selected命令对所有未布局的时钟单元进行布局。
Interface Planner生成一个Clocks报告,使用器件中的低偏斜布线网络(时钟网络)对信号进行详细描述。
要在设计中标识和布局时钟单元,请点击Plan选项卡中的Clocking过滤器。通过在Design Element Filter中输入搜索文本可以进一步优化列表。Interface Planner将时钟网络表示为以下时钟网络单元分组:
- Clock source
- Clock mux
- Clock region
图 16. 时钟设计单元
通过拖动到指定位置或者使用Report Legal Locations of Selected Element或Autoplace Selected命令对整个时钟组或者单个时钟单元进行布局。布局之后,将鼠标悬停在Design Element列表中的项目上以高亮显示布局。时钟单元的布局会影响相关内核和外围单元的布局。
您可以编辑时钟设计单元的时钟类型。时钟类型会影响相关内核和外围单元的布局。右键点击任何时钟单元来指定以下其中一种时钟类型:
- Not Set
- Locally Routed
- Global
- Large Periphery
- Periphery
- Regional