介绍
该设计演示了最多两个三相永磁同步电机 （PMSM） 或无刷直流 （BLDC） 电机的同步控制。
IP 内核
(4)
| IP 内核 | IP 内核类别 |
|---|---|
| Nios V/g Processor Intel FPGA IP | Processors and Peripherals |
| IOPLL Intel FPGA IP | PLL |
| Reset Release Intel FPGA IP | Configuration and Programming |
| JTAG to Avalon Master Bridge Intel FPGA IP | Memory Mapped |
详细说明
该设计演示了多达两个三相永磁同步电机 （PMSM） 或无刷直流 （BLDC） 电机的同步控制。您可以根据其他电机类型调整设计。为简单起见，发布 Intel Agilex® 7 设备的片上驱动器时，将电源板和电机模型在同一FPGA结构中进行合成和编程，无需物理电机设置。电机和电源板模型采用英特尔 DSP Builder 高级模块集设计。由此生成的模型包含在此示例设计包中。用户只需要一个 Agilex® 7 FPGA开发套件来运行该示例，电机和功率模型有助于在使用物理功率级之前调整和测试控制系统。电机和电源主板型号基于 AN773 和 AN669 中描述的前英特尔® Tandem Motion 48V 主板。