Generation 10デバイスにおけるメモリ・インタフェースIPの統合 (Japanese Integrating Memory Interfaces in Arria 10 Devices) (OJMEM1122)

49 Minutes Online Course

Course Description

本コースは、アルテラが新しく提供するArria® 10およびStratix® 10といったGeneration 10デバイスにおけるメモリ・インタフェースについて紹介する2番目のモジュールとなります。本トレーニングを通して、最大2.6Gbpsで動作可能なDDR4を含む外部メモリ・インタフェースの実装に向けた全く新しい高性能なアーキテクチャについて紹介します。本トレーニングのパート2では、Quartus® II開発ソフトウェアv. 14.0あるいはQsysを使用したaltera_emif IPの作成とパラメータ化の方法について学習します。本トレーニングの最後のセクションでは、リソースの共有をすることで、リソースの使用量を最小に抑えつつ複数のインタフェースを単一のデバイスにいかに簡単に実装できるかを説明します。

At Course Completion

You will be able to:

  • Generation 10デバイスに向けた新しいaltera_emif IPのパラメータ化
  • 特定のデバイス・リソースに対してのIPの制約方法
  • 複数のインタフェースを単一のデバイスに実装する際のデバイス・リソースの共有

Skills Required

  • デジタル・ロジック・デザインについての理解
  • メモリ・インタフェースの基礎知識
  • Quartus II開発ソフトウェアの使用経験
  • アルテラのデバイスに搭載されたメモリ・インタフェースについての一定の知識

Follow-on Courses

Upon completing this course, we recommend the following courses (in no particular order):

Applicable Training Curriculum

This course is part of the following Intel FPGA training curriculum:

Class Schedule

Result Showing 1

LocationDatesPriceRegistration
On-lineAnytimeFreeRegister Now