时序分析器: 时序分析器的GUI介绍 (Chinese Version of Timing Analyzer: Timing Analyzer GUI) (OCDSW1116)

32 Minutes Online Course

Course Description

这是四部分在线课程的第二部分。时序收敛可能是FPGA设计中最困难和最耗时的工作之一。时序分析器 (英特尔 Quartus® Prime软件的一部分) 是一种简单易用的工具, 用于创建基于Synopsys®的设计约束(SDC)文件, 并生成详细的时序报告以缩短时序收敛的过程。培训的这一部分介绍了时序分析器图形用户界面, 以及使用该工具创建.SDC文件并生成时序报告的基本用法。

At Course Completion

You will be able to:

  • 了解时序分析器图形用户界面的特点
  • 学些使用该工具所需的步骤, 包括创建定时网表
  • 选择和切换目标器件所支持的时序模型

Skills Required

  • 数字逻辑设计背景
  • 对 FPGA 基本设计流程的认识
  • 扎实的Intel Quartus 软件的使用经验

Follow-on Courses

Upon completing this course, we recommend the following courses (in no particular order):

Applicable Training Curriculum

This course is part of the following Intel FPGA training curriculum:

Class Schedule

Result Showing 1

LocationDatesPriceRegistration
On-lineAnytimeFreeRegister Now