时序分析器: 时序分析导论 (Chinese Version of Timing Analyzer: Introduction to Timing Analysis) (OCDSW1115)

18 Minutes Online Course

Course Description

这是四部分在线课程的第一部分。时序收敛可能是FPGA设计中最困难和最耗时的工作之一。时序分析器 (英特尔 Quartus® Prime软件的一部分) 是一种简单易用的工具, 用于创建基于Synopsys®的设计约束(SDC)文件, 并生成详细的时序报告以缩短时序收敛的过程。培训的这一部分介绍了使用该工具所需的基本的时序分析的概念。

At Course Completion

You will be able to:

  • 学习使用时序分析器工具所需的基本时序分析概念
  • 了解网表的概念及其层次结构, 以便针对设计中的位置进行时序约束

Skills Required

  • 数字逻辑设计背景
  • 对 FPGA 基本设计流程的认识
  • 扎实的Intel Quartus软件的使用经验

Follow-on Courses

Upon completing this course, we recommend the following courses (in no particular order):

Related Courses

Below are the related courses you may be interested in:

Applicable Training Curriculum

This course is part of the following Intel FPGA training curriculum:

Class Schedule

Result Showing 1

LocationDatesPriceRegistration
On-lineAnytimeFreeRegister Now