インテル® Quartus® Prime パーフェクト・コース I (IJDSW110)

8 Hours Instructor-Led Only Course

Course Description

このクラスでは、インテル® Quartus® Prime を使用した、新規デザインの作成からデバイスのプログラミングまでのインテル® FPGA や CPLD の設計フローについて学ぶことができます。新規にプロジェクトを作成後、既存のデザインファイルを編集します。ModelSim* -Intel® FPGA でファンクショナル・シミュレーションを実行してデザインが仕様通りに動作することを確認後、プロジェクトをコンパイルします。コンパイル結果の確認方法や、I/O 配置の設定方法についても学習します。静的タイミング解析ツール、TimeQuest Timing Analyzer を使用した基本的な制約の設定方法やタイミング解析の方法も学びます。演習で使用したプロジェクトは、最後に実際のボードにプログラムして動作を確認します。

- インテル® FPGA製品の紹介
- インテル® Quartus® Prime の機能概要
- 設計方法
- プロジェクト
- デザイン入力
- EDA シミュレーション
- Settings と Assignment
- コンパイル
- I/O プランニング
- タイミング解析(TimeQuest Timing Analyzer)
- プログラミング

At Course Completion

You will be able to:

  • インテル® Quartus® Prime のプロジェクトの作成、管理、コンパイル
  • ModelSim*-Intel® FPGA の基本的なフロー
  • RTL Viewer を使用したデザインの解析
  • Pin Planner を使用した I/O ピン配置
  • Live I/O Check および I/O Assignment Analysis を使用したピン配置のチェック
  • クロックと I/O への Synopsys Design Constraints (SDC) 制約の設定
  • TimeQuest Timing Analyzer を使用したタイミング検証
  • 実機でのプログラミング

Skills Required

  • インテル® Quartus® Prime の実務での使用経験
  • デジタル論理回路設計ができること
  • Verilog、VHDL の HDL の知識があること

Applicable Training Curriculum

This course is part of the following Intel FPGA training curriculum:

Class Schedule

開催パートナー受講料開催情報
アルティマ/エルセナ¥45000開催スケジュールおよび申し込み